【摘要】：隨著互聯(lián)網(wǎng)與云計算的發(fā)展,越來越多的應用被從本地遷移到云端,這些應用最終被運行在共享的數(shù)據(jù)中心.受到數(shù)據(jù)中心應用復雜并且需求多變特征的影響,傳統(tǒng)體系結構中的部分硬件部件(如共享末級緩存、內存控制器、I/O控制器等)固定功能的設計不能很好地滿足這些混合多應用的場景需求.為滿足這類應用場景的需求,計算機體系結構需要提供一種可編程硬件機制,使得硬件功能能夠根據(jù)應用需求的變化進行調整.提出了一種可編程數(shù)據(jù)平面方法:通過在現(xiàn)有硬件部件中增加可編程處理器,使用執(zhí)行固件代碼的方式對硬件的請求進行處理,并通過更新數(shù)據(jù)平面處理器固件的方式實現(xiàn)硬件功能的擴展.該方法在FPGA原型系統(tǒng)中進行驗證,其結果表明,該方法并沒有給系統(tǒng)性能帶來嚴重的影響,只使用有限的資源即可為硬件增加更為靈活的可編程能力,使其能夠適應應用需求復雜多變的場景.
[Abstract]:With the development of the Internet and cloud computing, more and more applications are migrated from local to cloud, and these applications are eventually run in shared data centers. Affected by the complexity of data center applications and the changing characteristics of requirements, some of the hardware components in traditional architectures, such as shared last level caching, The design of the fixed function of the memory controller / I / O controller can not well meet the needs of these mixed multi-application scenarios. In order to meet the requirements of this kind of application scenarios, the computer architecture needs to provide a programmable hardware mechanism, so that the hardware functions can be adjusted according to the changes of application requirements. In this paper, a programmable data plane method is proposed. By adding a programmable processor to the existing hardware components, the hardware request is processed by executing firmware code. The hardware function is extended by updating the firmware of the data plane processor. The method is validated in the FPGA prototype system. The results show that the method has no serious impact on the system performance. Using only limited resources can increase the programmable ability of the hardware. So that it can adapt to the application needs of complex and changeable scenarios.
【作者單位】： 中國科學院計算技術研究所;中國科學院大學;
【基金】：國家“九七三”重點基礎研究發(fā)展計劃基金項目(2011CB302500) 國家自然科學基金項目(61420106013,61221062,61202062)~~
【分類號】：TP303

【參考文獻】

相關期刊論文 前2條

1 賈剛勇;李曦;萬健;王超;代棟;;一種減少競爭的內存劃分方法[J];計算機研究與發(fā)展;2015年11期

2 賈耀倉;武成崗;張兆慶;;指導cache靜態(tài)劃分的程序性能profiling優(yōu)化技術[J];計算機研究與發(fā)展;2012年01期

【共引文獻】

相關期刊論文 前3條

1 馬久躍;余子濠;包云崗;孫凝暉;;體系結構內可編程數(shù)據(jù)平面方法[J];計算機研究與發(fā)展;2017年01期

2 劉松;伍衛(wèi)國;趙博;蔣慶;;面向局部性和并行優(yōu)化的循環(huán)分塊技術[J];計算機研究與發(fā)展;2015年05期

3 萬虎;徐遠超;孫鳳蕓;閆俊峰;;面向大數(shù)據(jù)應用的眾核處理器緩存結構設計[J];計算機工程與科學;2015年01期

【二級參考文獻】

相關期刊論文 前2條

1 王磊;劉道福;陳云霽;陳天石;李玲;;片上多核處理器共享資源分配與調度策略研究綜述[J];計算機研究與發(fā)展;2013年10期

2 隋秀峰;吳俊敏;陳國良;;ARP:同時多線程處理器中共享Cache自適應運行時劃分機制[J];計算機研究與發(fā)展;2008年07期

【相似文獻】

相關期刊論文 前10條

1 陶品;;嵌入式系統(tǒng)——第二講 百花齊放的嵌入式處理器[J];世界電子元器件;2006年03期

2 李超;張美琳;楊旭;徐勇軍;駱祖瑩;;安全處理器體系結構的現(xiàn)狀與展望[J];小型微型計算機系統(tǒng);2011年10期

3 王恩東;秦濟龍;;處理器互聯(lián)體系結構的一些特點分析[J];科學技術與工程;2011年30期

4 余衛(wèi)東;MMX技術[J];電腦知識;1997年03期

5 Dipl.-Ing.Alexander Sch銉der;;嵌入式處理器解決車載多媒體系統(tǒng)中的設計難題[J];世界電子元器件;2007年12期

6 C.A.(Al)Dennis ,陳瑞源 ,力康;公用信號處理器的應用和設計[J];系統(tǒng)工程與電子技術;1987年06期

7 張健;奔騰Ⅱ、奔騰Ⅱ至強、賽揚處理器各司其職[J];電腦技術;1998年09期

8 Robert Cravotta;;可配置處理器應用日趨紅火[J];電子設計技術;2003年11期

9 劉磊;鄒候文;唐屹;;一種可編程安全處理器體系結構的研究與實現(xiàn)[J];廣州大學學報(自然科學版);2006年04期

10 張錚;趙榮彩;顏峻;邰銘;陳科;;網(wǎng)絡處理器體系結構和應用綜述[J];信息工程大學學報;2006年04期

相關會議論文 前3條

1 宋緋;劉曉寧;;DSP/MCU結構的新型處理器[A];第九屆全國青年通信學術會議論文集[C];2004年

2 趙秋平;楊燦群;王鋒;;LBM算法在Cell處理器上的實現(xiàn)和優(yōu)化[A];2008'中國信息技術與應用學術論壇論文集（二）[C];2008年

3 周巍;孫冰;戰(zhàn)立明;呂建華;王國仁;于戈;;基于DOM模型的XML查詢處理器的設計與實現(xiàn)[A];第十八屆全國數(shù)據(jù)庫學術會議論文集（研究報告篇）[C];2001年

相關重要報紙文章 前10條

1 ;處理器上演多核大戲[N];計算機世界;2005年

2 心元;PC“心臟”的搏擊[N];計算機世界;2004年

3 清華大學微處理器與SoC技 術研究中心 王海霞 汪東升;顛覆傳統(tǒng)理念[N];計算機世界;2005年

4 清華大學微處理器與SoC技術研究 中心 汪東升 王海霞 張悠慧 李兆麟;CMP 開啟處理器效能時代[N];計算機世界;2005年

5 江蘇 netfan;體現(xiàn)速度與性能[N];電腦報;2004年

6 四川 王毅;變革進行時[N];電腦報;2004年

7 清華大學微處理器與SoC技術研究中心 汪東升;多核技術天地廣闊[N];計算機世界;2006年

8 本報記者 李獻 王皓;2002年服務器四大景觀[N];計算機世界;2003年

9 ;MontaVista Linux 2．1跨平臺[N];中國計算機報;2002年

10 ;CPU技術進步牛氣沖天[N];計算機世界;2004年

相關博士學位論文 前10條

1 吳臻志;多標準高性能前向糾錯碼處理器[D];北京理工大學;2015年

2 劉曉楠;面向國產(chǎn)處理器的二進制翻譯關鍵技術研究[D];解放軍信息工程大學;2014年

3 李戰(zhàn)輝;二進制轉譯加速方法及其在低電壓處理器中的應用研究[D];浙江大學;2016年

4 高軍;CAMPER：一種高效能處理器核體系結構關鍵技術研究與實現(xiàn)[D];國防科學技術大學;2014年

5 魏繼增;可配置可擴展處理器關鍵問題研究[D];天津大學;2010年

6 霍文捷;嵌入式處理器安全運行機制的研究與設計[D];華中科技大學;2010年

7 從明;類數(shù)據(jù)流驅動的分片式處理器體系結構[D];中國科學技術大學;2009年

8 徐光;分片式流處理器體系結構[D];中國科學技術大學;2010年

9 李勇;異步數(shù)據(jù)觸發(fā)微處理器體系結構關鍵技術研究與實現(xiàn)[D];國防科學技術大學;2007年

10 任永青;邏輯核動態(tài)可重構的眾核處理器體系結構[D];中國科學技術大學;2010年

相關碩士學位論文 前10條

1 梁彥;可配置的眾核結構驗證系統(tǒng)的研究與實現(xiàn)[D];中國科學院大學(工程管理與信息技術學院);2015年

2 張艷;面向通信算法的處理器核功能部件的設計和實現(xiàn)[D];國防科學技術大學;2014年

3 曹金陽;猜測并行多核體系結構模擬環(huán)境研究與實現(xiàn)[D];國防科學技術大學;2013年

4 范孟秋;基于LISA的專用指令集處理器匯編工具鏈的研究與實現(xiàn)[D];南開大學;2015年

5 侯澤君;OpenSPARC T1處理器的存儲機制研究及驗證[D];合肥工業(yè)大學;2016年

6 陸秋文;基于眾核處理器的工控網(wǎng)絡入侵檢測系統(tǒng)體系架構研究[D];北京化工大學;2016年

7 李海玉;異構處理器程序靜態(tài)劃分方法的研究與實現(xiàn)[D];東北大學;2013年

8 曾斌;分片式處理器體系結構上的超塊優(yōu)化技術[D];中國科學技術大學;2009年

9 黃冕;X處理器存儲一致性模型的研究與實現(xiàn)[D];國防科學技術大學;2008年

10 趙燦明;分片式處理器上激進執(zhí)行模型分析[D];中國科學技術大學;2009年

，

本文編號：2156759