本文選題：超標量 + 超長指令字��； 參考：《計算機應用與軟件》2014年08期

【摘要】：在一款同時支持超標量與超長指令字執(zhí)行方式混合結構數(shù)字信號處理器上,為超標量結構添加分支預測功能。為控制硬件設計的復雜度,同時保證分支預測的命中率,分支預測方案使用gshare預測器。在設計完成的硬件上,運行由Open64編譯器編譯的Dhrystone、Coremark基準測試程序。實驗結果表明,在添加分支預測功能后,處理器的性能提高30%~35%。
[Abstract]:The branch prediction function is added to the superscalar structure on a hybrid digital signal processor which supports both superscalar and super-long instruction word execution. In order to control the complexity of hardware design and ensure the hit ratio of branch prediction, gshare predictor is used in branch prediction scheme. On the designed hardware, run the Dhrystone / Coremark benchmark program compiled by Open64 compiler. The experimental results show that the performance of the processor can be improved by 30% after adding the branch prediction function.
【作者單位】： 清華大學微電子所;
【基金】：核高基重大專項(2012ZX01034001002)
【分類號】：TP332

【相似文獻】

相關期刊論文 前10條

1 劉覽;鄭步生;施慧彬;;基于FPGA的32位RISC微處理器設計[J];數(shù)據(jù)采集與處理;2011年03期

2 薛勃;周玉潔;;MIPS32指令集兼容的CPU模擬器設計[J];計算機工程;2009年01期

3 汪永威;樊曉椏;黃小平;;32位RISC微處理器中分支預測器的硬件實現(xiàn)[J];計算機應用研究;2009年02期

4 周妮;喬飛;譚斯斯;李常;楊華中;;32位MIPS處理器可測性設計與實現(xiàn)[J];微電子學;2010年06期

5 任建;安虹;路放;梁博;;同時多線程處理器上的動態(tài)分支預測器設計方案研究[J];計算機科學;2006年03期

6 陳愷冬;史江一;郝躍;;一種基于雙模結構的預測器[J];微電子學與計算機;2008年05期

7 馬鵬;盧景芬;龔令侃;;32位嵌入式CPU的微體系結構設計[J];計算機工程;2008年S1期

8 陳海民;李崢;王瑞蛟;;嵌入式微處理器分支預測的設計與實現(xiàn)[J];計算機應用;2011年07期

9 蘇銘,趙榮彩,宋宗宇;安騰處理器中多級分支預測機制[J];微計算機信息;2005年21期

10 談冉，薛勝軍;INTEL　P6微處理器結構與技術分析[J];交通與計算機;1996年03期

相關會議論文 前5條

1 焦永;趙銳;陳躍躍;;基于模糊加權的動態(tài)自適應分支預測算法研究[A];計算機技術與應用進展——全國第17屆計算機科學與技術應用（CACIS）學術會議論文集（下冊）[C];2006年

2 趙利;陳中梁;胡瑜;李曉維;;軟硬件協(xié)同的微處理器可靠性設計評估平臺[A];第六屆中國測試學術會議論文集[C];2010年

3 歐國東;王永文;張民選;;基于線程的多路徑數(shù)據(jù)預取技術研究[A];2010年第16屆全國信息存儲技術大會（IST2010）論文集[C];2010年

4 茍鵬飛;王詩博;楊兵;喻明艷;;改進的基于O-GEHL預測技術的EDGE塊預測器[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術論壇論文集（B輯）[C];2011年

5 劉奇;郝守青;沈海華;章隆兵;;一種基于RAM的降低異構多核切換開銷的方法[A];2010年第16屆全國信息存儲技術大會（IST2010）論文集[C];2010年

相關重要報紙文章 前10條

1 陜西省經(jīng)濟信息中心 佟平 中國建設銀行陜西省分行 史鋒;“芯”跳加速[N];計算機世界;2001年

2 林宗輝;處理器市場大趨勢：且看處理器雙雄如何搶占商機[N];電子資訊時報;2006年

3 ;CPU名詞解釋[N];江蘇經(jīng)濟報;2001年

4 ;邁入0.09微米時代[N];中國電腦教育報;2004年

5 姜波;處理器走進“清涼”時代[N];網(wǎng)絡世界;2006年

6 ;改進還是革新[N];電腦報;2006年

7 本報記者　 朱泉峰;微處理器啟示錄[N];計算機世界;2006年

8 司馬不如;“芯”路歷程[N];中國計算機報;2001年

9 Ray;低能耗高效能[N];中國計算機報;2002年

10 于之河;AMD以“小”征世界[N];中國電子報;2002年

相關博士學位論文 前9條

1 陳晨;處理器條件分支指令處理關鍵技術研究[D];浙江大學;2013年

2 杜貴然;多路徑Trace處理器[D];中國人民解放軍國防科學技術大學;2001年

3 孟建熠;超標量嵌入式處理器關鍵技術設計研究[D];浙江大學;2009年

4 李靜梅;多核處理器的設計技術研究[D];哈爾濱工程大學;2010年

5 喻之斌;處理器微體系結構模擬加速策略研究[D];華中科技大學;2008年

6 馬可;微處理器性能分析模型的建立和研究[D];中國科學技術大學;2007年

7 歐國東;基于線程的數(shù)據(jù)預取技術研究[D];國防科學技術大學;2011年

8 葛海通;32位高性能嵌入式CPU及平臺研發(fā)[D];浙江大學;2009年

9 項曉燕;體系結構級Cache功耗優(yōu)化技術研究[D];浙江大學;2013年

相關碩士學位論文 前10條

1 焦平;基于數(shù)據(jù)重用機制的超標量處理器分支預測研究[D];哈爾濱工程大學;2010年

2 蔣冠軍;記錄式分支預測器[D];浙江大學;2010年

3 戴曦;X通用微處理器指令控制部件的關鍵技術研究[D];國防科學技術大學;2004年

4 高軍;EPIC體系結構研究與流水線設計及實現(xiàn)[D];中國人民解放軍國防科學技術大學;2002年

5 張奕;32位5級流水線嵌入式處理器設計[D];電子科技大學;2007年

6 周宏偉;64位高性能微處理器前端取指部件的設計與實現(xiàn)[D];國防科學技術大學;2003年

7 焦永;X微處理器分支預測機制設計及模糊加權的分支預測研究[D];國防科學技術大學;2004年

8 沙子巖;基于神經(jīng)網(wǎng)絡的處理器分支預測技術研究[D];浙江大學;2010年

9 李靜梅;基于MIPS處理器的分支預測機制的研究與設計[D];哈爾濱工程大學;2007年

10 張定飛;指令Cache優(yōu)化中代碼重排技術的研究與實現(xiàn)[D];國防科學技術大學;2005年

，

本文編號：2106052