本文選題：1553B總線 + 監(jiān)控器��； 參考：《西安電子科技大學(xué)》2013年碩士論文

【摘要】：MIL-STD-1553B總線是一種時(shí)分制指令/響應(yīng)式多路復(fù)用數(shù)據(jù)總線。1553B總線上有三類終端：BC、RT、MT。 本文所實(shí)現(xiàn)的是某款協(xié)議芯片中的1553B總線監(jiān)控器的軟核。本文首先介紹了1553B總線監(jiān)控器的研究背景，并對(duì)1553B協(xié)議進(jìn)行了分析；在此基礎(chǔ)上分析了監(jiān)控器需要實(shí)現(xiàn)的功能，，然后進(jìn)行了總體的設(shè)計(jì)，對(duì)每個(gè)小的模塊進(jìn)行了描述。 設(shè)計(jì)完成后，進(jìn)行了模塊級(jí)和虛擬平臺(tái)的驗(yàn)證。首先介紹了驗(yàn)證平臺(tái)的搭建、測試項(xiàng)的開發(fā)，然后按照仿真步驟進(jìn)行仿真，對(duì)仿真結(jié)果進(jìn)行詳細(xì)的分析，根據(jù)仿真中存在的問題，不斷修改代碼，直到達(dá)到設(shè)計(jì)需求。 本文設(shè)計(jì)的一大特點(diǎn)是監(jiān)控器軟核獨(dú)立于BC、RT兩種終端，市場上其它協(xié)議芯片都是將BC、RT、MT三種終端融合在一起，形成BC/RT/BM核；而在本文所涉及的項(xiàng)目中，由于之前BC/RT的設(shè)計(jì)已經(jīng)成熟，只是缺少M(fèi)T終端，這種方法大大縮短了設(shè)計(jì)周期。
[Abstract]:MIL-STD-1553B bus is a kind of time division instruction / response multiplexing data bus .1553B bus. This paper realizes the soft core of 1553B bus monitor in a protocol chip. This paper first introduces the research background of 1553B bus monitor, and analyzes the 1553B protocol, and then analyzes the functions of the monitor, and then gives the overall design and describes each small module. After the design is finished, the module level and virtual platform are verified. Firstly, the construction of verification platform and the development of test items are introduced. Then, according to the simulation steps, the simulation results are analyzed in detail. According to the problems existing in the simulation, the code is modified continuously until the design requirement is reached. One of the major features of this design is that the monitor soft core is independent of BCT-RTT two terminals, and other protocol chips in the market are all BCP-RTMT three kinds of terminals merged together to form the BCP-RT-BM core, but in the project involved in this paper, because the design of BCP-RT has been mature, Only lack of MT terminal, this method greatly shortened the design cycle.
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2013
【分類號(hào)】：TP336

【參考文獻(xiàn)】

相關(guān)期刊論文 前8條

1 劉健,劉剛;總線技術(shù)在武器系統(tǒng)中的應(yīng)用[J];兵工自動(dòng)化;2002年05期

2 劉勁松;林濤;;整合多IP的SOC芯片驗(yàn)證的挑戰(zhàn)和思路[J];中國集成電路;2005年12期

3 何偉;張多利;周萌;高明倫;;SoC驗(yàn)證環(huán)境搭建方法的研究[J];中國集成電路;2006年08期

4 李瑛,張盛兵,高德遠(yuǎn);Verilog Testbench設(shè)計(jì)技巧和策略[J];計(jì)算機(jī)工程與應(yīng)用;2003年10期

5 成思進(jìn);90nm集成電路工藝進(jìn)入量產(chǎn)[J];世界產(chǎn)品與技術(shù);2003年10期

6 胡來紅 ,許化龍;1553B總線在武器通信中的應(yīng)用探討[J];微計(jì)算機(jī)信息;2005年20期

7 朱運(yùn)航;李雪東;;基于IP核復(fù)用的SoC設(shè)計(jì)技術(shù)探討[J];微計(jì)算機(jī)信息;2006年08期

8 羅一鋒;蔡嵩;;基于1553B總線的接口設(shè)計(jì)與實(shí)現(xiàn)[J];現(xiàn)代電子技術(shù);2006年02期

相關(guān)碩士學(xué)位論文 前4條

1 劉松;通用SOC虛擬原型驗(yàn)證平臺(tái)研究與設(shè)計(jì)[D];山東大學(xué);2011年

2 沈磊;基于PowerPC的1553B遠(yuǎn)程終端設(shè)計(jì)與集成[D];電子科技大學(xué);2007年

3 楊開全;基于1553B總線的發(fā)動(dòng)機(jī)數(shù)控系統(tǒng)關(guān)鍵技術(shù)研究[D];南京航空航天大學(xué);2007年

4 戴艦威;應(yīng)用于1553B總線協(xié)議的控制器IP核的設(shè)計(jì)研究[D];西安電子科技大學(xué);2008年

本文編號(hào)：2075373