發(fā)布時(shí)間：2018-06-26 23:39

  本文選題：高級(jí)加密標(biāo)準(zhǔn) + 多核密碼處理器��； 參考：《計(jì)算機(jī)工程與設(shè)計(jì)》2017年04期

【摘要】：為解決多核處理器實(shí)現(xiàn)算法應(yīng)用中出現(xiàn)的算法映射和數(shù)據(jù)劃分調(diào)度問(wèn)題,提出一種面向多核密碼處理器的密碼算法映射方案。通過(guò)對(duì)AES算法和密碼處理器指令特點(diǎn)分析,提出一種高效的單核映射方案,保證單核單運(yùn)算任務(wù)的高效處理。通過(guò)對(duì)多核結(jié)構(gòu)和任務(wù)處理特點(diǎn)進(jìn)行分析建模,建立一種符合任務(wù)級(jí)并行特點(diǎn)的數(shù)據(jù)劃分調(diào)度模型,設(shè)計(jì)無(wú)阻塞數(shù)據(jù)并行調(diào)度方案,充分發(fā)揮多核平臺(tái)的并行運(yùn)算優(yōu)勢(shì)。實(shí)驗(yàn)結(jié)果表明,多核加速比接近理論值,平均單核吞吐率達(dá)到理論值的99.7%。
[Abstract]:In order to solve the problem of algorithm mapping and data partitioning scheduling in the application of multi-core processors, a multi-core cryptographic processor oriented cryptographic algorithm mapping scheme is proposed. By analyzing the characteristics of AES algorithm and cryptographic processor, an efficient single core mapping scheme is proposed to ensure the efficient processing of single core task. Based on the analysis and modeling of multi-core structure and task processing characteristics, a data partitioning scheduling model is established, and a non-blocking data parallel scheduling scheme is designed to give full play to the advantages of parallel computing of multi-core platform. The experimental results show that the multicore acceleration ratio is close to the theoretical value and the average mononuclear throughput is 99.7% of the theoretical value.
【作者單位】： 信息工程大學(xué);
【基金】：國(guó)家自然科學(xué)基金項(xiàng)目(61404175)
【分類(lèi)號(hào)】：TP332

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 曹曉麗;王愛(ài)強(qiáng);;AES算法研究[J];洛陽(yáng)師范學(xué)院學(xué)報(bào);2011年08期

2 崔國(guó)華,唐國(guó)富,洪帆;AES算法的實(shí)現(xiàn)研究[J];計(jì)算機(jī)應(yīng)用研究;2004年08期

3 李銀;金晨輝;;適合AES算法硬件實(shí)現(xiàn)的新S盒[J];計(jì)算機(jī)應(yīng)用;2007年04期

4 王紅珍;張根耀;李竹林;;AES算法及安全性研究[J];信息技術(shù);2011年09期

5 章登義,毛從武,李永忠;AES算法及其在DSP中優(yōu)化實(shí)現(xiàn)[J];計(jì)算機(jī)工程與科學(xué);2005年09期

6 謝孝青;高琳;;基于結(jié)構(gòu)共享和多級(jí)流水線的AES算法硬件實(shí)現(xiàn)[J];電子科技;2009年03期

7 王樞;;基于十進(jìn)制改進(jìn)的AES算法研究[J];電腦知識(shí)與技術(shù);2011年20期

8 徐卉;;WLAN數(shù)據(jù)加密技術(shù)中AES算法的分析與改進(jìn)[J];電腦知識(shí)與技術(shù);2009年03期

9 丁漢吉;何蕾;阮樹(shù)驊;;AES算法研究及實(shí)現(xiàn)分析[J];網(wǎng)絡(luò)安全技術(shù)與應(yīng)用;2007年11期

10 肖媛媛;;防火墻AES算法分析設(shè)計(jì)[J];山東紡織經(jīng)濟(jì);2009年01期

相關(guān)會(huì)議論文 前2條

1 劉晶;;基于改進(jìn)AES算法對(duì)數(shù)字圖書(shū)館文檔加密的研究[A];華北地區(qū)高校圖協(xié)第二十四屆學(xué)術(shù)年會(huì)論文（文章）匯編[C];2010年

2 禹金璐;龍翔;高小鵬;;支持變長(zhǎng)密鑰的AES算法的FPGA實(shí)現(xiàn)[A];2007北京地區(qū)高校研究生學(xué)術(shù)交流會(huì)通信與信息技術(shù)會(huì)議論文集（上冊(cè)）[C];2008年

相關(guān)碩士學(xué)位論文 前10條

1 于巖;基于FPGA的AES算法研究與應(yīng)用[D];黑龍江大學(xué);2015年

2 胡文振;基于ZYNQ的AES算法的高性能實(shí)現(xiàn)[D];北京交通大學(xué);2016年

3 駱子玉;AES算法在多核的安卓平臺(tái)下的改進(jìn)及應(yīng)用[D];上海師范大學(xué);2016年

4 朱松柏;AES算法在FPGA上的設(shè)計(jì)與實(shí)現(xiàn)[D];西華師范大學(xué);2016年

5 薛小鈴;基于FPGA的AES算法的設(shè)計(jì)與實(shí)現(xiàn)[D];福州大學(xué);2011年

6 裴瑩;基于OpenCL的AES算法的多線程并行實(shí)現(xiàn)[D];吉林大學(xué);2012年

7 王張亙;智能卡中抗邊信道攻擊的AES算法的軟件實(shí)現(xiàn)[D];重慶大學(xué);2014年

8 黃曉泓;基于AES算法的硬件功能保護(hù)的驗(yàn)證和FPGA實(shí)現(xiàn)[D];華南理工大學(xué);2010年

9 郭自豪;一種適合營(yíng)級(jí)以下單位使用的AES算法的FPGA實(shí)現(xiàn)[D];西安電子科技大學(xué);2012年

10 代大勇;AES算法及其DSP實(shí)現(xiàn)[D];哈爾濱工業(yè)大學(xué);2008年

，

本文編號(hào)：2071843