本文選題：專用指令集處理器 + 超長指令字　； 參考：《西安電子科技大學》2013年碩士論文

【摘要】：在數(shù)字信號處理的應用中，采用傳統(tǒng)的通用處理器(GPP, General PurposeProcessor)或者專用集成電路(ASIC，Application Specific Integrated Circuit)難以同時兼顧靈活性和高效性方面的要求。專用指令集微處理器(ASIP, Application SpecificInstruction set Processor)結(jié)合了GPP的可編程特性和ASIC的高速性，逐漸成為在硬件實現(xiàn)時一個新型的研究領(lǐng)域。 在處理器結(jié)構(gòu)中，超長指令字(VLIW，Very Long Instruction Word)結(jié)構(gòu)即具有支持較高的指令級并行性的能力，又能夠用較為簡單的控制邏輯實現(xiàn)，在數(shù)字信號處理領(lǐng)域得到了飛速的發(fā)展。本文設(shè)計了基于超長指令字的ASIP，包括硬件功能的設(shè)計和軟件功能的設(shè)計： 硬件方面，設(shè)計并實現(xiàn)了一個基于超長指令字的ASIP，并且闡述了基于超長指令字VLIW的ASIP指令集和各個處理單元的結(jié)構(gòu)設(shè)計；設(shè)計了處理器的流水線結(jié)構(gòu)，使用相關(guān)技術(shù)解決了流水線中的數(shù)據(jù)相關(guān)和控制相關(guān)等問題，提高了處理器的工作頻率。 軟件方面，設(shè)計并實現(xiàn)了對應匯編器的，闡述了匯編器的設(shè)計方法和流程，并且在匯編器中添加了寄存器重命名和指令調(diào)度技術(shù)，，成功地提高了指令級并行性。
[Abstract]:In the application of digital signal processing (DSP), it is difficult to meet the requirements of flexibility and efficiency by using traditional GPP (General Purpose-Processor) or ASIC (ASIC Application specific Integrated Circuit). ASIP (Application specific instruction set processor), which combines the programmable characteristics of Application and the high speed of ASIC, has gradually become a new research field in hardware implementation. In the processor architecture, VLIWN very long instruction word (VLIW) architecture has the ability to support high instruction level parallelism, and can be implemented with simple control logic. It has been developed rapidly in the field of digital signal processing. This paper designs ASIP based on super-long instruction word, including hardware function design and software function design: hardware aspect, A very long instruction word based ASIP is designed and implemented, and the architecture design of ASIP instruction set and each processing unit based on VLIW is described, and the pipelined architecture of the processor is designed. The correlation technology is used to solve the problems of data correlation and control correlation in the pipeline, and the working frequency of the processor is improved. In the aspect of software, the corresponding assembler is designed and implemented. The design method and flow of assembler are described, and register renaming and instruction scheduling techniques are added to assembler, which improves the parallelism of instruction level successfully.
【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2013
【分類號】：TP332

【參考文獻】

相關(guān)期刊論文 前8條

1 楊焱,侯朝煥;基于VLIW處理器的高性能數(shù)據(jù)通道設(shè)計及其VLSI實現(xiàn)[J];電子學報;2003年11期

2 張嗣元,晏海華,王雷;基于VLIW的機器相關(guān)優(yōu)化編譯技術(shù)研究[J];計算機工程與應用;2003年02期

3 王元元,張嗣元,劉又誠,王雷;基于VLIW的指令格式的研究與設(shè)計[J];計算機工程與應用;2003年03期

4 王昭順;張建林;曹文彬;;VLIW體系結(jié)構(gòu)微處理器的一種設(shè)計方法[J];計算機科學;2000年08期

5 張延軍;何虎;周志雄;孫義和;;RFCC-VLIW:一種適用于超長指令字處理器的寄存器堆結(jié)構(gòu)[J];清華大學學報(自然科學版)網(wǎng)絡(luò).預覽;2008年10期

6 楊焱;侯朝煥;;一種面向數(shù)據(jù)流處理的VLIW陣列處理機設(shè)計[J];微處理機;2008年03期

7 王沁;VLIW體系結(jié)構(gòu)微處理器設(shè)計考慮[J];微計算機信息;1999年05期

8 童小念,唐菀;基于EPIC技術(shù)的VLIW并行體系結(jié)構(gòu)分析[J];中南民族大學學報(自然科學版);2004年03期

相關(guān)碩士學位論文 前2條

1 吳俊;基于RISC結(jié)構(gòu)的ASIP設(shè)計[D];浙江大學;2002年

2 王京;八位RISC微控制器IP核設(shè)計[D];西北工業(yè)大學;2006年

本文編號：2070363