本文選題：寄存器堆 + 單端結(jié)構(gòu)�。� 參考：《計(jì)算機(jī)工程與科學(xué)》2015年12期

【摘要】：超標(biāo)量處理器中的寄存器堆通常采用多端口結(jié)構(gòu)以支持寬發(fā)射,這種結(jié)構(gòu)對(duì)寄存器堆的速度、功耗和面積提出了很大的挑戰(zhàn)。設(shè)計(jì)了一個(gè)64*64bit多端口寄存器堆,該寄存器堆能夠在同一個(gè)時(shí)鐘周期內(nèi)完成8次讀操作和4次寫(xiě)操作,通過(guò)對(duì)傳統(tǒng)單端讀寫(xiě)結(jié)構(gòu)的存儲(chǔ)單元進(jìn)行改進(jìn),提出了電源門(mén)控與位線懸空技術(shù)相結(jié)合的單端讀寫(xiě)結(jié)構(gòu)的存儲(chǔ)單元,12個(gè)讀寫(xiě)端口全部采用傳輸門(mén)以加快訪問(wèn)速度。采用PTM 90nm、65nm、45nm和32nm仿真模型,在Hspice上進(jìn)行仿真,與傳統(tǒng)單端讀寫(xiě)結(jié)構(gòu)相比較,所提出的方法能夠顯著提升寄存器堆的性能,其中寫(xiě)1操作延時(shí)降低超過(guò)32%,總功耗降低超過(guò)45%,而且存儲(chǔ)單元的穩(wěn)定性也得到明顯改善。
[Abstract]:Register file in superscalar processors usually uses multi-port structure to support wide transmission. This structure poses a great challenge to the speed, power consumption and area of register file. A 64*64bit multiport register file is designed, which can complete 8 read operations and 4 write operations in the same clock cycle. A single end read-write memory unit combining power gating and bit line suspension is proposed. All 12 read and write ports use transmission gates to speed up access. Using PTM90nmO65nm and 32nm simulation model, the simulation is carried out on HSPICE. Compared with the traditional single-ended read-write structure, the proposed method can significantly improve the performance of the register file. The write 1 operation delay is reduced by more than 32, the total power consumption is reduced by more than 45%, and the stability of the memory cell is obviously improved.
【作者單位】： 上海大學(xué)微電子研究與開(kāi)發(fā)中心;上海大學(xué)新型顯示技術(shù)及應(yīng)用集成教育部重點(diǎn)實(shí)驗(yàn)室;上海大學(xué)機(jī)電工程與自動(dòng)化學(xué)院自動(dòng)化系;
【分類號(hào)】：TP332.11

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 楊光;張曉彤;王沁;;一種基于寄存器堆連接的可重組邏輯體系結(jié)構(gòu)[J];小型微型計(jì)算機(jī)系統(tǒng);2006年11期

2 張軒;李兆麟;;一種6讀2寫(xiě)多端口寄存器堆的全定制實(shí)現(xiàn)[J];計(jì)算機(jī)工程;2007年20期

3 孫含欣;佟冬;袁鵬;程旭;;基于簇的寄存器堆功耗管理方法[J];電子學(xué)報(bào);2008年02期

4 陸禎琦;蔣劍飛;毛志剛;;高速低功耗6端口分塊式寄存器堆的設(shè)計(jì)[J];微電子學(xué)與計(jì)算機(jī);2009年06期

5 方卓紅;;寄存器堆設(shè)計(jì)方法研究[J];科技信息;2010年33期

6 鄭婧;;多端口寄存器堆的低功耗設(shè)計(jì)方法[J];山西電子技術(shù);2008年06期

7 趙雨來(lái);李險(xiǎn)峰;佟冬;孫含欣;陳杰;程旭;;一種基于活躍周期的低端口數(shù)低能耗寄存器堆設(shè)計(jì)[J];計(jì)算機(jī)學(xué)報(bào);2008年02期

8 叢高建;齊家月;;一種高速低功耗多端口寄存器堆的設(shè)計(jì)[J];半導(dǎo)體學(xué)報(bào);2007年04期

9 王俊宇,王昭順,王沁;堆棧式寄存器堆及其應(yīng)用[J];計(jì)算機(jī)工程與應(yīng)用;2001年11期

10 李亞民;RISC寄存器的管理策略[J];小型微型計(jì)算機(jī)系統(tǒng);1987年12期

相關(guān)碩士學(xué)位論文 前4條

1 宋麗麗;32×32位三端口寄存器堆的加固設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2012年

2 韓軍;面向嵌入式CPU的高密度奇存器堆設(shè)計(jì)技術(shù)研究[D];復(fù)旦大學(xué);2013年

3 張星星;基于65nm工藝的寄存器堆設(shè)計(jì)技術(shù)研究[D];復(fù)旦大學(xué);2012年

4 李毅;高性能低功耗SoC設(shè)計(jì)以及寄存器堆的應(yīng)用[D];復(fù)旦大學(xué);2011年

，

本文編號(hào)：2044626