本文選題：可重構(gòu) + 視頻陣列處理器��； 參考：《微電子學(xué)與計(jì)算機(jī)》2017年11期

【摘要】：提出了一種基于可重構(gòu)陣列處理器的視頻編解碼方案,重點(diǎn)描述面向算法切換與資源調(diào)整的全局控制器設(shè)計(jì)方法,通過層次化編程網(wǎng)絡(luò)將陣列處理器與主機(jī)接口相連,從而實(shí)現(xiàn)對(duì)視頻陣列處理器計(jì)算資源的控制與管理.實(shí)驗(yàn)結(jié)果表明,該全局控制器支持多種模式的指令加載以及計(jì)算數(shù)據(jù)的反饋,在現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array,FPGA)上最高工作頻率可達(dá)539.96MHz,相較于同類型陣列結(jié)構(gòu),全局控制器的執(zhí)行周期降低了50%.
[Abstract]:A video coding and decoding scheme based on reconfigurable array processor is proposed. The design method of global controller for algorithm switching and resource adjustment is described emphatically. The array processor is connected with host interface through hierarchical programming network. In order to control and manage the computing resources of video array processor. The experimental results show that the global controller supports instruction loading in various modes and feedback of calculation data. The maximum operating frequency of the controller on Field Programmable Gate Arraygate FPGAis 539.96 MHz, compared with the same type of array structure. The execution period of the global controller is reduced by 50%.
【作者單位】： 西安郵電大學(xué)電子工程學(xué)院;
【基金】：國(guó)家自然科學(xué)基金項(xiàng)目(61272120,61634004,61602377) 陜西省自然科學(xué)基金資助項(xiàng)目(2015JM6326) 陜西省科技統(tǒng)籌創(chuàng)新工程項(xiàng)目(2016KTZDGY02-04-02)
【分類號(hào)】：TP332

【相似文獻(xiàn)】

相關(guān)期刊論文 前8條

1 沈緒榜;裴茹霞;;嵌入式陣列處理器的發(fā)展[J];電子產(chǎn)品世界;2008年10期

2 楊喬林;;一個(gè)基于規(guī)則的陣列處理器開發(fā)環(huán)境[J];計(jì)算機(jī)研究與發(fā)展;1989年04期

3 沈緒榜;;陣列處理器系統(tǒng)芯片的發(fā)展[J];電子產(chǎn)品世界;2010年Z1期

4 蘇睿;劉貴忠;張彤宇;;具有高效緩沖策略的運(yùn)動(dòng)估計(jì)陣列處理器結(jié)構(gòu)[J];計(jì)算機(jī)學(xué)報(bào);2006年10期

5 ;新品櫥窗[J];多媒體世界;1999年04期

6 孫懷初;;浮點(diǎn)陣列處理器—DT7010[J];微計(jì)算機(jī)信息;1987年01期

7 曉道;MGAG400風(fēng)采[J];電腦;1999年07期

8 植強(qiáng);一種基于FPGA的FFT陣列處理器[J];電子對(duì)抗技術(shù);2002年06期

相關(guān)碩士學(xué)位論文 前5條

1 李寶峰;面向循環(huán)陣列處理器的編譯器設(shè)計(jì)與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2003年

2 劉建國(guó);數(shù)字多波束陣列處理器硬件設(shè)計(jì)與研制[D];西北工業(yè)大學(xué);2002年

3 黃虎才;多態(tài)陣列處理器的并行計(jì)算研究[D];西安郵電大學(xué);2014年

4 徐佳慶;粗粒度可重構(gòu)陣列處理器性能優(yōu)化技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2007年

5 左艷輝;粗粒度可重構(gòu)陣列處理器編譯工具研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2008年

，

本文編號(hào)：2039253