本文選題：阻變效應(yīng) + 虛擬儀器技術(shù)�。� 參考：《浙江理工大學(xué)》2012年碩士論文

【摘要】：當(dāng)前主流的基于浮柵結(jié)構(gòu)的存儲技術(shù)——Flash，隨著摩爾定律器件的尺寸在逐年減小，在集成電路和信息技術(shù)領(lǐng)域占據(jù)著重要的地位，但是隨著半導(dǎo)體工藝技術(shù)代的不斷拓展，F(xiàn)lash存儲器遇到了嚴(yán)重的技術(shù)瓶頸。為了延續(xù)摩爾定律的前進(jìn)步伐，一些基于新型非揮發(fā)性的存儲技術(shù)受到了科學(xué)界和工業(yè)界的廣泛關(guān)注。其中，基于阻變效應(yīng)的非揮發(fā)性隨機(jī)存取存儲器因其具有器件結(jié)構(gòu)簡單，尺寸可縮小性好，低壓操作，低功耗，存取速度快，并與當(dāng)前的CMOS工藝相兼容等優(yōu)點(diǎn)，被認(rèn)為是下一代非揮發(fā)性存儲器的有力競爭者。但是，由于阻變層材料選擇豐富，導(dǎo)電模式多樣化，其阻變機(jī)理并沒有在理論上統(tǒng)一起來。 論文利用紫外光刻技術(shù)和磁控濺射技術(shù)制備金屬（Au和Ag）/n型半導(dǎo)體（Nb:SrTiO_3）結(jié)構(gòu)樣品，通過電場誘導(dǎo)和對襯底熱退火處理等方式，對基于肖特基勢壘的阻變機(jī)理進(jìn)行了研究。論文的主要內(nèi)容及取得的成果如下： 第一，利用虛擬儀器技術(shù)將測試儀器設(shè)備與計(jì)算機(jī)相連，搭建阻變性能測試系統(tǒng)，并用LabVIEW軟件編寫阻變性能測試系統(tǒng)界面，該系統(tǒng)可以實(shí)現(xiàn)的測試功能有電流-電壓特性（I-V）測試，電阻-溫度特性（R-T）測試，SETRESET測試，P/E脈沖測試和多級存儲脈沖測試等。 第二，利用紫外光刻技術(shù)和磁控濺射鍍膜技術(shù)，在Nb:SrTiO_3（NSTO）基片上沉積金屬薄膜電極（Ti，Au和Ag），制備Ag/NSTO/Ti和Au/NSTO/Ti結(jié)構(gòu)的樣品器件。通過阻變性能測試及結(jié)合相關(guān)文獻(xiàn)報(bào)道，認(rèn)為兩種結(jié)構(gòu)器件的阻變效應(yīng)源于金屬與NSTO界面處的肖特基勢壘。 對于Ag/NSTO/Ti樣品而言，在Ag/NSTO界面處聚集著由氧空位形成的捕獲電子層，在施加不同方向電壓時(shí)，捕獲電子層捕捉或者釋放電子，導(dǎo)致肖特基勢壘發(fā)生改變，影響器件的導(dǎo)電性能，產(chǎn)生高阻態(tài)（HRS）和低阻態(tài)（LRS）。并且在對樣品做多級存儲脈沖測試時(shí)，Ag/NSTO界面具有多級存儲特性，結(jié)合R-T等測試結(jié)果，推斷產(chǎn)生多級存儲現(xiàn)象的原因是捕獲層捕捉電子的數(shù)量不同，選擇適合的擦除電壓可以明顯的區(qū)分不同阻態(tài)。 對于Au/NSTO/Ti樣品而言，在Au/NSTO界面處也存在由氧空位形成的捕獲電子層，，與Ag/NSTO結(jié)構(gòu)比較，I-V和R-T曲線有所不同，在Au/NSTO處于高阻態(tài)（HRS）時(shí)呈現(xiàn)金屬行為，而且并沒有發(fā)現(xiàn)多級存儲性能，將器件在不同的阻態(tài)時(shí)導(dǎo)電機(jī)理描述為，在低阻態(tài)（LRS）時(shí)，為氧空位釋放電子導(dǎo)致肖特基勢壘變低，電子容易隧穿過界面，在高阻態(tài)（HRS）時(shí)，捕獲電子層處于電子飽和狀態(tài)。 最后，對NSTO基片進(jìn)行不同的表面熱退火處理，并測試其與金屬Ag界面的阻變特性，測試結(jié)果發(fā)現(xiàn)未退火和在空氣中退火400oC和700oC的NSTO與Ag界面都有明顯的阻變效應(yīng)，隨著退火溫度的升高，I-V曲線的整流特性越明顯。脈沖測試中，與400oC熱退火界面相比較，700oC退火的襯底與Ag界面的高低阻態(tài)比率較大，并且700oC退火的界面在低阻態(tài)時(shí)很穩(wěn)定。
[Abstract]:In order to extend the Moore ' s Law , some new non - volatile memory technologies have been widely paid attention to in the field of integrated circuits and information technology .

Metal ( Au and Ag ) / n - type semiconductor ( Nb : SrTiO _ 3 ) structure samples were prepared by ultraviolet lithography and magnetron sputtering . The mechanism of resistance change based on Schottky barrier was studied by means of electric field induction and thermal annealing . The main contents and achievements were as follows :

Firstly , the test instrument and equipment are connected with the computer by using virtual instrument technology , and the resistance - resistance performance test system is built , and the interface of the resistance - variable performance test system is prepared by LabVIEW software . The system can realize the testing functions including current - voltage characteristic ( I - V ) test , resistance - temperature characteristic ( R - T ) test , SETRESET test , P / E pulse test and multi - stage storage pulse test , etc .

Secondly , the metal thin film electrodes ( Ti , Au and Ag ) were deposited on the Nb 鈭

本文編號：2014071