本文選題：專用指令集處理器 + MIPS�。� 參考：《武漢紡織大學》2012年碩士論文

【摘要】：ASIP（專用指令集處理器），它是一種具有可定制特性的處理器，應用在特定的領域，可為某些特定的應用進行專門的設計，能夠很好的解決一些在嵌入式系統(tǒng)設計中遇到的問題，隨著科技的進步，它在嵌入式領世界用得更多了。 RISC技術在是世紀八十年代興起，是一類新的設計處理器的技術，其中CISC和RISC技術屬于目前主流的設計技術，因為RISC技術指令集簡單、譯碼容易，得到了更多的應用，流水線的設計是其中一個很重要的部分。流水線結構的使用將指令執(zhí)行的速率提升了很多，MIPS屬于RISC中的一個典型的版本，在MIPS結構的CPU上流水線技術得到了很好的應用。本文詳細的介紹了MIPS架構，通過對MIPS處理器的研究，在Quartus軟件上進行了寄存器堆、算數(shù)邏輯單元(ALU)、譯碼器等的設計，并且設計了MIPS處理器五級流水線，取指令（IF）、譯碼（ID）、執(zhí)行（EXE）、訪問寄存器（MEM）、寄存器寫回（WB）這五個流水線模塊，對設計好的處理器進行了綜合和仿真，結果證明這個處理器設計是正確的。 Petri網(wǎng)模型的并發(fā)性等特點，使得它在流水線結構建模上擁有很大優(yōu)越性。通過對Petri網(wǎng)模型的研究，得出Petri網(wǎng)模型能夠使用HDL（硬件描述語言）來描述，在現(xiàn)有的軟件平臺Quartus上對Petri網(wǎng)模型的進行了編譯和綜合仿真，并在Quartus中生成了Petri網(wǎng)元素的元件庫。在基于前面設計的MIPS處理器五級流水線的基礎上進行了建模，，證明用Petri網(wǎng)進行ASIP流水線的描述是可行的。
[Abstract]:ASIP (Special instruction set processor) is a kind of processor with customizable characteristics, which can be used in specific fields and can be specially designed for certain applications, which can solve some problems encountered in the design of embedded system. With the progress of science and technology, it is more and more used in the embedded world. RISC technology rose in the 1980s, is a new kind of design processor technology, CISC and RISC technology is the mainstream design technology, Because the instruction set of RISC technology is simple and the decoding is easy, the pipeline design is a very important part. The use of pipelined architecture increases the speed of instruction execution many MIPS belong to a typical version of RISC. Pipelining technology has been well applied in MIPS CPU. This paper introduces the MIPS architecture in detail. Through the research of MIPS processor, the register file, arithmetic logic unit (ALU), decoder and so on are designed on Quartus software, and the five-stage pipeline of MIPS processor is designed. In this paper, five pipeline modules are taken, such as IFI / IFT, decoding / IDN, executing EXEN, visiting register / MEMN, and register writing back to WB), and the designed processor is synthesized and simulated. The result shows that the processor design is correct and the concurrency of Petri net model is correct, and so on, and the simulation results show that the design of the processor is correct, and the concurrency of the Petri net model is also proved to be correct. It has great superiority in pipeline structure modeling. Through the research of Petri net model, it is concluded that the Petri net model can be described by using HDL (hardware description language), and the Petri net model is compiled and synthesized on the existing software platform Quartus, and the element library of Petri net element is generated in Quartus. Based on the five-stage pipeline of MIPS processor designed earlier, it is proved that it is feasible to use Petri net to describe ASIP pipeline.
【學位授予單位】：武漢紡織大學
【學位級別】：碩士
【學位授予年份】：2012
【分類號】：TP332

【參考文獻】

相關期刊論文 前4條

1 萬敏;謝憬;全南一;;可配置處理器在SoC設計中的應用[J];電子科技;2008年03期

2 于海生;;基于PowerPC的視頻監(jiān)控系統(tǒng)的設計[J];中國交通信息產(chǎn)業(yè);2008年06期

3 彭和平;高德遠;趙元富;陳雷;;一種高效嵌入式微處理器控制器設計[J];微電子學與計算機;2006年04期

4 朱峗;李曦;龔育昌;王志剛;;基于Petri網(wǎng)的ASIP體系結構形式化建模方法研究[J];小型微型計算機系統(tǒng);2006年09期

相關博士學位論文 前5條

1 陸洪毅;32位高性能嵌入式向量微處理器關鍵技術的研究與實現(xiàn)[D];中國人民解放軍國防科學技術大學;2002年

2 陳燕;基于UML的嵌入式系統(tǒng)系統(tǒng)級設計方法研究[D];復旦大學;2005年

3 楊君;專用指令集處理器（ASIP）體系結構設計研究[D];中國科學技術大學;2006年

4 岳虹;嵌入式異構多核處理器設計與實現(xiàn)關鍵技術研究[D];國防科學技術大學;2006年

5 呂雅帥;專用指令集處理器定制關鍵技術研究與實現(xiàn)[D];國防科學技術大學;2009年

相關碩士學位論文 前7條

1 范長永;32位RISC微處理器模塊設計[D];北京工業(yè)大學;2003年

2 徐明;面向SoC的軟硬件劃分系統(tǒng)的研究與實現(xiàn)[D];國防科學技術大學;2003年

3 鄒杰;32位RISC微處理器的設計與實現(xiàn)[D];江蘇大學;2006年

4 薛勃;32位MIPS處理器研究及其軟硬件建模[D];上海交通大學;2007年

5 程曉紅;基于RISC的編譯型PLC的研究與設計[D];武漢理工大學;2008年

6 辛建宏;基于32位MIPS指令集的ALU及CP0模塊的設計[D];西安電子科技大學;2008年

7 劉寧;基于MIPS指令集的RISC微處理器數(shù)據(jù)通路的設計與實現(xiàn)[D];華中科技大學;2008年

本文編號：1988370