本文選題：多級(jí)存儲(chǔ)單元 + 低密度奇偶校驗(yàn)碼　； 參考：《西安電子科技大學(xué)學(xué)報(bào)》2017年05期

【摘要】：隨著多級(jí)存儲(chǔ)單元比特存儲(chǔ)密度的增加,單元間干擾成為影響閃存可靠性的主要因素.針對這種情況,在深入分析多級(jí)存儲(chǔ)單元內(nèi)部數(shù)據(jù)存儲(chǔ)信道錯(cuò)誤規(guī)律的基礎(chǔ)上,設(shè)計(jì)了多級(jí)存儲(chǔ)單元閃存譯碼的比特翻轉(zhuǎn)規(guī)則,提出了一種適用于多級(jí)存儲(chǔ)單元閃存的改進(jìn)型比特翻轉(zhuǎn)譯碼算法.仿真結(jié)果表明,在相同的感知精度時(shí),所提出的多級(jí)存儲(chǔ)單元閃存比特翻轉(zhuǎn)算法的譯碼性能優(yōu)于多級(jí)存儲(chǔ)單元閃存比特翻轉(zhuǎn)譯碼算法的性能,而且多級(jí)存儲(chǔ)單元閃存的改進(jìn)型比特翻轉(zhuǎn)譯碼算法可有效減少譯碼的平均迭代次數(shù),從而實(shí)現(xiàn)了譯碼復(fù)雜度和性能間的良好折中.
[Abstract]:With the increase of multilevel memory cell bit storage density, inter-cell interference (ISI) becomes the main factor that affects the reliability of flash memory. In view of this situation, on the basis of deeply analyzing the error rule of data storage channel inside multistage memory cell, the bit flipping rule of multi-stage memory cell flash decoding is designed. An improved bit flip decoding algorithm for multilevel memory flash memory is proposed. The simulation results show that the decoding performance of the proposed multi-level memory cell flash bit flipping algorithm is better than that of the multi-stage memory cell flash bit flip decoding algorithm with the same perceptual precision. Moreover, the improved bit flip decoding algorithm with multi-level memory flash memory can effectively reduce the average number of iterations of decoding, thus achieving a good compromise between decoding complexity and performance.
【作者單位】： 西安電子科技大學(xué)計(jì)算機(jī)學(xué)院;西安理工大學(xué)高等技術(shù)學(xué)院;
【基金】：國家自然科學(xué)基金資助項(xiàng)目(61271004,61471286)
【分類號(hào)】：TP333

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 忻鼎稼;光盤用戶數(shù)據(jù)標(biāo)準(zhǔn)編碼的高速譯碼算法[J];自然科學(xué)進(jìn)展;1998年04期

2 于倩;王東輝;張鐵軍;侯朝煥;;可寫穿的16端口存儲(chǔ)單元定制設(shè)計(jì)(英文)[J];微電子學(xué)與計(jì)算機(jī);2006年12期

3 江興;;世界上最小的靜態(tài)存儲(chǔ)單元問世[J];半導(dǎo)體信息;2008年06期

4 劉廣榮;;世界最小靜態(tài)存儲(chǔ)單元問世[J];半導(dǎo)體信息;2008年05期

5 K.ULRICH;H.FRIEDRICH;曹之江;史忠植;;采用n型硅柵工藝的1密耳~2單管存儲(chǔ)單元[J];電子計(jì)算機(jī)動(dòng)態(tài);1975年06期

6 戈云;;日立公司研制出世界上最小的存儲(chǔ)單元[J];世界研究與發(fā)展;1993年01期

7 朱巍巍;嚴(yán)迎建;段二朋;;抗故障攻擊的專用芯片存儲(chǔ)單元設(shè)計(jì)[J];電子技術(shù)應(yīng)用;2011年01期

8 彭智;李國玉;馬明學(xué);;隨鉆電磁波電阻率測井儀存儲(chǔ)單元設(shè)計(jì)[J];電子世界;2012年20期

9 HORST H.BERGER ,ROBERT SCHNADT ,SIEGFRIED K WIEDMANN ,彭忠良;在一低功耗存儲(chǔ)單元中寫電流控制與自供電[J];電子計(jì)算機(jī)動(dòng)態(tài);1974年01期

10 孫巾杰;繆向水;程曉敏;鄢俊兵;;非對稱結(jié)構(gòu)相變存儲(chǔ)單元的三維模擬與分析[J];計(jì)算機(jī)與數(shù)字工程;2011年05期

相關(guān)重要報(bào)紙文章 前3條

1 吳宵;新型磁隨機(jī)原理型器件問世[N];中國質(zhì)量報(bào);2007年

2 本報(bào)駐韓國記者 薛嚴(yán);以3D視角審視閃存革命[N];科技日報(bào);2013年

3 記者 劉霞;新型光子存儲(chǔ)器或可打破網(wǎng)速瓶頸[N];科技日報(bào);2012年

相關(guān)博士學(xué)位論文 前3條

1 顧明;嵌入式SRAM性能模型與優(yōu)化[D];東南大學(xué);2006年

2 劉奇斌;相變存儲(chǔ)單元熱模擬及其CMP關(guān)鍵技術(shù)研究[D];中國科學(xué)院研究生院（上海微系統(tǒng)與信息技術(shù)研究所）;2007年

3 劉曉杰;金屬納米晶電荷俘獲型存儲(chǔ)單元的制備及其存儲(chǔ)效應(yīng)的研究[D];南京大學(xué);2014年

相關(guān)碩士學(xué)位論文 前10條

1 李二亮;基于Mix-IS算法的SRAM設(shè)計(jì)及良率分析[D];蘇州大學(xué);2015年

2 周月琳;基于六管存儲(chǔ)單元的高可靠性SRAM設(shè)計(jì)[D];北京工業(yè)大學(xué);2015年

3 吳楊樂;65nm工藝下一種新型MBU加固SRAM的設(shè)計(jì)與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2014年

4 李順闖;抗輻照SRAM的研究與設(shè)計(jì)[D];西安電子科技大學(xué);2014年

5 王光如;一種新型抗輻照SRAM的設(shè)計(jì)與驗(yàn)證[D];西安電子科技大學(xué);2015年

6 王肖強(qiáng);FPGA中嵌入式塊存儲(chǔ)器的設(shè)計(jì)[D];西安電子科技大學(xué);2015年

7 徐玉峰;基于65nm工藝新型SRAM存儲(chǔ)單元設(shè)計(jì)[D];安徽大學(xué);2016年

8 丁瑞;寬電壓SRAM存儲(chǔ)單元及存儲(chǔ)陣列研究與實(shí)現(xiàn)[D];東南大學(xué);2016年

9 楊順;阻變存儲(chǔ)器外圍電路的設(shè)計(jì)與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2015年

10 姜承翔;基于循環(huán)校驗(yàn)的機(jī)載SRAM型存儲(chǔ)單元單粒子翻轉(zhuǎn)加固設(shè)計(jì)研究[D];中國民航大學(xué);2015年

，

本文編號(hào)：1982372