本文選題：Cache + 多核系統(tǒng)　； 參考：《微電子學(xué)與計算機(jī)》2017年10期

【摘要】：本文針對一種面向高密度計算的異構(gòu)多核SoC系統(tǒng),提出了一種層次化的共享二級存儲結(jié)構(gòu)(L2-Cache),以緩解系統(tǒng)數(shù)據(jù)處理速度與外部存儲間的速度差異.所設(shè)計的層次化存儲結(jié)構(gòu)提供對象數(shù)據(jù)緩存功能,利用計數(shù)替換策略,減少二級存儲污染,提高有效數(shù)據(jù)命中率;在計算時間間隙實現(xiàn)數(shù)據(jù)準(zhǔn)確預(yù)讀取和L2-主存同步操作,增加有效存儲帶寬.最終測試結(jié)果表明,采用層次化存儲結(jié)構(gòu)的設(shè)計兼顧了不同訪存比應(yīng)用的數(shù)據(jù)訪存特性,平均訪存性能提高31.1%,不同規(guī)模的矩陣運(yùn)算最高獲得1.573的加速比,整體任務(wù)計算時間平均減少了27.8%.
[Abstract]:In this paper, a hierarchical shared two-stage storage structure (L2-Cache) is proposed for a heterogeneous multi-core SoC system for high-density computing to ease the speed difference between the data processing speed of the system and the external storage. The designed hierarchical storage structure provides the function of object data cache, reduces the secondary storage pollution, improves the effective data hit rate, realizes accurate data pre-reading and L2-main memory synchronization operation in the computing time interval, and uses the counter replacement strategy to reduce the secondary storage pollution and improve the effective data hit rate. Increase effective storage bandwidth. The final test results show that the hierarchical memory structure is designed to give consideration to the data access characteristics of different access to memory ratio applications, and the average memory access performance is improved by 31. 1%. The highest speedup of 1.573 is obtained for matrix operations of different scales. The overall task calculation time was reduced by 27.8g on average.
【作者單位】： 合肥工業(yè)大學(xué)微電子設(shè)計研究所;
【分類號】：TP333

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 李妍 ,楊誠文;淺談高速緩存(Cache)的應(yīng)用[J];電站系統(tǒng)工程;2002年01期

2 趙學(xué)梅,葉以正,李曉明,時銳;一種低功耗高性能的滑動Cache方案[J];計算機(jī)研究與發(fā)展;2004年11期

3 VioLin;高容量L2Cache=高性能嗎[J];電腦應(yīng)用文萃;2004年10期

4 VioLin;電腦設(shè)備加速之Cache談[J];電腦應(yīng)用文萃;2004年11期

5 杜紅燕,田興彥,田新華;一種新穎的軟件可控Cache優(yōu)化方法[J];計算機(jī)工程與應(yīng)用;2005年21期

6 唐雙燕;楊云仙;劉偉;;IA-32CPU Cache的一種特殊應(yīng)用[J];軟件導(dǎo)刊;2006年15期

7 楊君;李曦;仲力;周學(xué)海;;一種新型的嵌入式X路組相聯(lián)cache結(jié)構(gòu)[J];中國科學(xué)技術(shù)大學(xué)學(xué)報;2007年02期

8 趙昊翔;;從程序員的角度看Cache[J];程序員;2008年09期

9 ;Dynamic cache resources allocation for energy efficiency[J];The Journal of China Universities of Posts and Telecommunications;2009年01期

10 黎玉琴;孫常慶;;多機(jī)系統(tǒng)中Cache一致性問題的研究與評價[J];計算機(jī)時代;2009年02期

相關(guān)會議論文 前10條

1 所光;楊學(xué)軍;;雙核處理器性能最優(yōu)的共享Cache劃分[A];2008年全國開放式分布與并行計算機(jī)學(xué)術(shù)會議論文集(上冊)[C];2008年

2 石文強(qiáng);倪曉強(qiáng);金作霖;張民選;;Cache動態(tài)插入策略模型研究[A];第十五屆計算機(jī)工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（B輯）[C];2011年

3 汪騰;楊少軍;;一種高效的指令Cache的結(jié)構(gòu)[A];中國聲學(xué)學(xué)會2001年青年學(xué)術(shù)會議[CYCA'01]論文集[C];2001年

4 張承義;郭維;周宏偉;;Cache漏流功耗的自適應(yīng)優(yōu)化:動態(tài)容量調(diào)整[A];第十五屆計算機(jī)工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（B輯）[C];2011年

5 尹飛;吳磊;;基于功能覆蓋率驗證多核處理器中的Cache一致性協(xié)議[A];第十五屆計算機(jī)工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

6 Zhang Xiang;Liu Yang;;A kind of Cache Engine Runing in Client[A];2012年計算機(jī)應(yīng)用與系統(tǒng)建模國際會議論文集[C];2012年

7 雷廣玉;;使用超高速緩存cache提高并行速度[A];中國工程物理研究院科技年報（2000）[C];2000年

8 楊華;劉宏偉;崔剛;楊孝宗;;同時多線程D-cache的分配與安全[A];2006年全國開放式分布與并行計算學(xué)術(shù)會議論文集（一）[C];2006年

9 鄭啟龍;欒俊;房明;吳曉偉;;CCSim:基于Pin的CMP Cache訪問模擬器[A];2008年全國開放式分布與并行計算機(jī)學(xué)術(shù)會議論文集(下冊)[C];2008年

10 任靜;唐遇星;徐煒遐;;微處理器Cache體系結(jié)構(gòu)級功耗模型研究[A];第十五屆計算機(jī)工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

相關(guān)重要報紙文章 前10條

1 上海 李超;什么是Cache[N];電腦報;2001年

2 劉昌勇;小緩存里的大學(xué)問[N];中國電腦教育報;2004年

3 超頻者;K7-650（0015）最新實超報告[N];大眾科技報;2000年

4 ;阿萌小辭典[N];電腦報;2004年

5 中國計算機(jī)報測試實驗室 王炳晨;Duron抵京，，Thunderbird爭宏[N];中國計算機(jī)報;2000年

6 陳自文;CPU如何影響IA服務(wù)器的性能？[N];網(wǎng)絡(luò)世界;2000年

7 王軍;電腦運(yùn)行速度為何變慢？[N];中國電腦教育報;2003年

8 小漁;電腦變慢之謎[N];中國電腦教育報;2004年

9 龍哥;軟件應(yīng)用問答！[N];中國計算機(jī)報;2004年

10 ;速度跨過2GHz的Opteron[N];中國計算機(jī)報;2003年

相關(guān)博士學(xué)位論文 前10條

1 黃安文;面向延遲優(yōu)化的多核處理器Cache數(shù)據(jù)管理機(jī)制研究[D];國防科學(xué)技術(shù)大學(xué);2013年

2 鄭重;異構(gòu)眾核體系結(jié)構(gòu)Cache功耗和性能優(yōu)化關(guān)鍵技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2014年

3 周宏偉;微處理器中Cache漏流功耗的體系結(jié)構(gòu)級優(yōu)化技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2007年

4 田新華;面向性能優(yōu)化的壓縮cache技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2007年

5 陳黎明;嵌入式微處理器中動態(tài)可配置Cache結(jié)構(gòu)的研究[D];華中科技大學(xué);2009年

6 付雄;利用程序分析和優(yōu)化提高Cache性能[D];中國科學(xué)技術(shù)大學(xué);2007年

7 賈小敏;多核處理器片上Cache訪問行為分析與優(yōu)化機(jī)制研究[D];國防科學(xué)技術(shù)大學(xué);2011年

8 唐軼軒;面向多線程應(yīng)用的Cache優(yōu)化策略及并行模擬研究[D];中國科學(xué)技術(shù)大學(xué);2012年

9 項曉燕;體系結(jié)構(gòu)級Cache功耗優(yōu)化技術(shù)研究[D];浙江大學(xué);2013年

10 所光;面向科學(xué)計算應(yīng)用的多核處理器Cache劃分策略研究[D];國防科學(xué)技術(shù)大學(xué);2009年

相關(guān)碩士學(xué)位論文 前10條

1 舒晰;支持多媒體計算的可重構(gòu)Cache研究與設(shè)計[D];湖南大學(xué);2008年

2 楊向峰;一種32位DSP cache的設(shè)計與驗證技術(shù)研究[D];江南大學(xué);2008年

3 蘇小昆;基于Tournament Caching的低功耗動態(tài)可重構(gòu)Cache研究[D];湖南大學(xué);2009年

4 郝玉艷;嵌入式系統(tǒng)中低功耗Cache的研究與設(shè)計[D];湖南大學(xué);2009年

5 劉彬;基于路暫停方法的高性能低功耗Cache研究[D];湖南大學(xué);2007年

6 彭方;路預(yù)測與可重構(gòu)Cache的自適應(yīng)低能耗算法研究[D];湖南大學(xué);2008年

7 胡濤;面向存儲器完整性驗證的Cache設(shè)計[D];華中科技大學(xué);2011年

8 劉清;嵌入式系統(tǒng)中低功耗可重構(gòu)Cache的研究與設(shè)計[D];湖南大學(xué);2012年

9 李冬妮;嵌入式系統(tǒng)中低功耗Cache的重構(gòu)技術(shù)研究[D];湖南大學(xué);2012年

10 郭輝;Cache Copy-On-Write：TLS猜測數(shù)據(jù)管理機(jī)制的研究[D];國防科學(xué)技術(shù)大學(xué);2013年

本文編號：1966113