本文選題：服務(wù)質(zhì)量 + 隊列調(diào)度��； 參考：《國防科學技術(shù)大學》2013年碩士論文

【摘要】：隨著微電子、微處理器技術(shù)的不斷發(fā)展,通用多核CPU的并發(fā)處理性能飛速提升,基于通用多核處理器的網(wǎng)絡(luò)處理平臺成為了研究的熱點并且得到了廣泛的應(yīng)用。以通用多核處理器與硬件加速引擎結(jié)合的方式構(gòu)建網(wǎng)絡(luò)處理平臺,既可以依靠通用多核處理器保證系統(tǒng)靈活性,又可利用硬件加速引擎實現(xiàn)系統(tǒng)的高速處理轉(zhuǎn)發(fā)。輸出調(diào)度是實現(xiàn)網(wǎng)絡(luò)服務(wù)質(zhì)量保證的重要手段,其面向于保證報文輸出延遲和丟包率以及網(wǎng)絡(luò)帶寬的優(yōu)化分配。基于通用多核CPU與硬件加速引擎結(jié)合的通用多核網(wǎng)絡(luò)處理平臺中,輸出調(diào)度通常由硬件加速引擎實現(xiàn)。然而,由于硬件加速引擎存儲空間受限以及通用多核CPU與硬件加速引擎間通信開銷,輸出調(diào)度架構(gòu)和機制的設(shè)計面臨較大挑戰(zhàn),尤其在報文輸出延遲以及丟包率方面。針對通用多核網(wǎng)絡(luò)處理平臺架構(gòu)在輸出調(diào)度方面的問題,本文提出了一種新型輸出調(diào)度架構(gòu)——IntelliSchedule,主要工作與創(chuàng)新點包括:1面向通用多核網(wǎng)絡(luò)處理平臺設(shè)計特點,提出了一種新型的輸出調(diào)度架構(gòu)——Intelli Schedule。該架構(gòu)融合了基于分類與基于端口的隊列調(diào)度特點,采用多級調(diào)度模式,具有良好的可擴展性和系統(tǒng)性能;此外,基于該架構(gòu)的報文預(yù)取以及流量控制技術(shù),可以有效降低報文輸出延遲,并提供無丟包的服務(wù)質(zhì)量保證。。2基于Intelli Schedule架構(gòu),提出了一種延遲敏感的報文預(yù)取技術(shù)De SPreFetch,利用調(diào)度延遲隱藏訪存延遲,降低報文整體輸出調(diào)度延遲;此外,提出了一種丟包敏感的流量控制技術(shù)Lo SControl,在調(diào)度器即將發(fā)生擁塞時,通過減少發(fā)送線程數(shù),將報文緩存在系統(tǒng)內(nèi)存,保證系統(tǒng)輸出端報文的無損傳輸。理論分析表明,與傳統(tǒng)機制對比,兩種關(guān)鍵技術(shù)分別降低了系統(tǒng)延遲和丟包率。3基于CompassNP平臺對Intelli Schedule架構(gòu)進行了功能實現(xiàn)和驗證。設(shè)計實現(xiàn)了一種可重用的IntelliSchedule輸出調(diào)度IP核,可通過軟件配置靈活支持RR、DRR、PQ等多種調(diào)度算法,并基于CompassNP平臺對該IP核進行了性能分析。綜上所述,本文提出了一種面向通用多核網(wǎng)絡(luò)處理平臺的輸出調(diào)度架構(gòu)IntelliSchedule,對于通用多核網(wǎng)絡(luò)處理平臺服務(wù)質(zhì)量保證具有重要的理論意義和實踐價值。
[Abstract]:With the continuous development of microelectronics and microprocessor technology, the concurrent processing performance of universal multi-core CPU has been rapidly improved. The network processing platform based on universal multi-core processor has become a hot spot and widely used. It is an important means to ensure the quality of the network service, and the output scheduling is an important means to guarantee the quality of the network service. It is oriented to ensuring the packet output delay and the packet loss rate and the network bandwidth optimization. Based on the universal multi-core CPU and hardware acceleration engine junction, the output scheduling is based on the hardware acceleration engine junction. In the common multi-core network processing platform, the output scheduling is usually implemented by hardware acceleration engine. However, due to the limited storage space of the hardware acceleration engine and the communication overhead between the universal multi-core CPU and the hardware acceleration engine, the design of the output scheduling architecture and mechanism is facing great challenges, especially in the packet output delay and the packet loss rate. In view of the problem of output scheduling in general multi-core network processing platform architecture, a new type of output scheduling architecture, IntelliSchedule, is proposed in this paper. The main work and innovation points include: 1 for the design characteristics of universal multi-core network processing platform, and a new type of output scheduling architecture, Intelli Schedule., is proposed. Combining the characteristics of queue scheduling based on classification and port based scheduling, multilevel scheduling model is adopted, which has good scalability and system performance. In addition, the message prefetching and traffic control technology based on the architecture can effectively reduce the delay of message output and provide a..2 based Intelli Schedule architecture without loss of packet. A delay sensitive message prefetching technique De SPreFetch, which uses scheduling delay to hide the memory delay, reduces the overall output scheduling delay of the message. In addition, a packet loss sensitive traffic control technology, Lo SControl, is proposed. When the scheduler is about to congestion, the message is cached in the system memory by reducing the number of sending threads, and the guarantee system is guaranteed. The theoretical analysis shows that, compared with the traditional mechanism, the two key technologies reduce the system delay and the packet loss rate respectively,.3 based on the CompassNP platform to implement and verify the Intelli Schedule architecture. A reusable IntelliSchedule output scheduling IP kernel is designed and implemented, which can be configured by software configuration. A variety of scheduling algorithms such as RR, DRR, PQ and other scheduling algorithms are flexibly supported, and the performance analysis of the IP kernel is carried out based on the CompassNP platform. To sum up, this paper presents an output scheduling architecture for universal multi-core network processing platform, which has important theoretical significance and Practice for the quality assurance of universal multi-core network processing platform. Value.
【學位授予單位】：國防科學技術(shù)大學
【學位級別】：碩士
【學位授予年份】：2013
【分類號】：TP332

【相似文獻】

相關(guān)期刊論文 前10條

1 繆成,袁保社,吾守爾·斯拉木,李莉;維、哈、柯、漢、英多文種處理平臺的設(shè)計與實現(xiàn)[J];計算機工程;2004年10期

2 代少升,張躍;一種通用圖像處理平臺的設(shè)計方法[J];半導(dǎo)體光電;2005年01期

3 張桂周;葉明;;多媒體統(tǒng)一處理平臺產(chǎn)品化定制的設(shè)計與實現(xiàn)[J];計算機系統(tǒng)應(yīng)用;2010年05期

4 吳峰;梁映秀;;中國工商銀行廣東省分行中間業(yè)務(wù)處理平臺[J];華南金融電腦;2010年02期

5 王彩玲;王兆麗;韓敬利;;基于龍芯3A的信號處理平臺的設(shè)計與實現(xiàn)[J];哈爾濱師范大學自然科學學報;2012年01期

6 周治;;淺談手機工單處理平臺在客服工作中的應(yīng)用[J];有線電視技術(shù);2013年11期

7 ;“中科軟大”紅星電子政務(wù)綜合處理平臺——應(yīng)用于中國科學院電子政務(wù)系統(tǒng)[J];辦公自動化;2002年01期

8 叢秋波;;可擴展處理平臺為嵌入式系統(tǒng)提供卓越性能[J];電子設(shè)計技術(shù);2010年07期

9 馬麗平;;電報自動處理平臺的設(shè)計與實現(xiàn)[J];辦公自動化;2012年18期

10 丁瑩;楊華民;李文輝;范靜濤;;分布式醫(yī)學影像分析與處理平臺的設(shè)計與實現(xiàn)[J];計算機工程與應(yīng)用;2008年34期

相關(guān)會議論文 前6條

1 高松;主海文;刁越;劉有軍;;解剖真實的心血管系統(tǒng)有限元分析前處理平臺開發(fā)[A];中國生物醫(yī)學工程學會第六次會員代表大會暨學術(shù)會議論文摘要匯編[C];2004年

2 沈世榮;劉宇;;基于AutoCAD 2012的礦山地質(zhì)工作處理平臺[A];魯冀晉瓊粵川遼七省金屬（冶金）學會第十九屆礦山學術(shù)交流會論文集（地質(zhì)測量卷）[C];2012年

3 欒經(jīng)德;石敏;李紅剛;;一種基于通用信號處理平臺的數(shù)字聲吶仿真設(shè)計[A];中國聲學學會2006年全國聲學學術(shù)會議論文集[C];2006年

4 強靜;李淼;高翊;胡冠龍;胡澤林;;多民族語言農(nóng)業(yè)知識處理平臺[A];民族語言文字信息技術(shù)研究——第十一屆全國民族語言文字信息學術(shù)研討會論文集[C];2007年

5 葉翰柏;簡錦昌;吳政翰;;新世代CAE前處理平臺整合發(fā)展趨勢[A];第四屆中國CAE工程分析技術(shù)年會論文集[C];2008年

6 李海濤;張繼賢;楊景輝;韓顏順;;我國自主知識產(chǎn)權(quán)的遙感綜合處理平臺及工程應(yīng)用[A];提高全民科學素質(zhì)、建設(shè)創(chuàng)新型國家——2006中國科協(xié)年會論文集（下冊）[C];2006年

相關(guān)重要報紙文章 前4條

1 本報記者 席大偉;構(gòu)筑垃圾短信防火墻需集中產(chǎn)業(yè)鏈力量[N];通信信息報;2009年

2 ;華勝天成承建的中國郵政EMS處理平臺首次獲萬國郵聯(lián)金獎[N];電子資訊時報;2007年

3 吳;Dialogic推出“ATCA 多媒體處理平臺”[N];計算機世界;2007年

4 本報記者 鄒大斌;大數(shù)據(jù)：讓你廣告更省錢[N];計算機世界;2012年

相關(guān)博士學位論文 前1條

1 周本海;基于多核處理平臺上的任務(wù)調(diào)度與共享緩存分配策略研究[D];東北大學;2011年

相關(guān)碩士學位論文 前10條

1 董行彪;四陣元衛(wèi)星導(dǎo)航抗干擾接收數(shù)字處理平臺設(shè)計[D];河北科技大學;2015年

2 高揚;數(shù)據(jù)交換結(jié)構(gòu)信號處理平臺的設(shè)計與實現(xiàn)[D];西安電子科技大學;2014年

3 胡勇庭;通用多核網(wǎng)絡(luò)處理平臺輸出調(diào)度技術(shù)研究[D];國防科學技術(shù)大學;2013年

4 呂瑞光;上下文處理平臺中信息的采集、建模、推理研究與實現(xiàn)[D];北京郵電大學;2010年

5 張武剛;銀行卡綜合應(yīng)用處理平臺的實現(xiàn)[D];電子科技大學;2005年

6 王昌林;上海電信故障處理平臺的構(gòu)建[D];復(fù)旦大學;2008年

7 吳承;保險業(yè)務(wù)綜合信息集中處理平臺方案設(shè)計與工程實踐[D];北京郵電大學;2010年

8 陳利強;基于ARM芯片的嵌入式圖像處理平臺開發(fā)與實現(xiàn)[D];華南理工大學;2011年

9 岳小龍;基于FPGA的數(shù)字光處理平臺設(shè)計與實現(xiàn)[D];華東師范大學;2015年

10 王曉堯;基于ADSP-TS203的成像聲納信號處理平臺設(shè)計與實現(xiàn)[D];哈爾濱工程大學;2009年

，

本文編號：1935080