本文選題：多核系統(tǒng) + 片上網(wǎng)絡(luò)��； 參考：《合肥工業(yè)大學(xué)》2017年碩士論文

【摘要】：隨著集成電路工藝和計(jì)算機(jī)技術(shù)的高速發(fā)展,傳統(tǒng)的依靠超標(biāo)量和超流水線來(lái)提高處理器性能的方法遇到了瓶頸,多核SoC(System on Chip,SoC)技術(shù)應(yīng)運(yùn)而生,處理器的發(fā)展方向已經(jīng)從追求單核心更高主頻變?yōu)樽非蟾嗟奶幚砥骱�。NoC (Network on Chip)將并行計(jì)算技術(shù)和計(jì)算機(jī)網(wǎng)絡(luò)應(yīng)用于芯片中,在帶寬、可擴(kuò)展性和可靠性等方面具有較大優(yōu)勢(shì),已經(jīng)成為一種重要的處理器互聯(lián)方式。數(shù)字通信、圖像處理、科學(xué)計(jì)算等應(yīng)用對(duì)數(shù)據(jù)處理的精度和實(shí)時(shí)性的要求越來(lái)越高,硬件系統(tǒng)需要具備很強(qiáng)的浮點(diǎn)運(yùn)算能力。本文以課題組的多核系統(tǒng)架構(gòu)為基礎(chǔ),在研究了多核處理器技術(shù)、片上網(wǎng)絡(luò)技術(shù)和在線調(diào)試技術(shù)之后,設(shè)計(jì)了一款主要針對(duì)高密度計(jì)算領(lǐng)域的通用浮點(diǎn)處理器,并以通用浮點(diǎn)處理器為運(yùn)算單元搭建了多核系統(tǒng),加載了相關(guān)計(jì)算任務(wù)。論文的主要工作如下:首先,根據(jù)高密度計(jì)算領(lǐng)域的算法特征和功能要求,確定了通用浮點(diǎn)處理器的整體架構(gòu)。為了應(yīng)對(duì)數(shù)據(jù)密集型和計(jì)算密集型兩類算法應(yīng)用,通用浮點(diǎn)處理器分別支持存儲(chǔ)、流和脈動(dòng)三種運(yùn)算模式,最大程度地提高了運(yùn)算靈活性和效率。其次,確定了通用浮點(diǎn)處理器微控制器單元、寄存器組、存儲(chǔ)單元、網(wǎng)絡(luò)接口和在線調(diào)試單元等模塊的具體結(jié)構(gòu)和工作機(jī)制,實(shí)現(xiàn)了通用浮點(diǎn)處理器的RTL級(jí)設(shè)計(jì)。最后,基于片上網(wǎng)絡(luò)和通用浮點(diǎn)處理器搭建了多核系統(tǒng),通過(guò)加載向量計(jì)算任務(wù)、矩陣特征分解算法、矩陣乘運(yùn)算和FFT運(yùn)算驗(yàn)證了通用浮點(diǎn)處理器和多核系統(tǒng)的功能正確性、算法適應(yīng)性和可調(diào)試性。
[Abstract]:With the rapid development of integrated circuit technology and computer technology, the traditional method of improving processor performance based on superscalar and superpipeline has met the bottleneck, and the multi-core SoC(System on chip SoC has emerged as the times require. The development direction of processor has changed from pursuing higher main frequency of single core to pursuing more processor core. NOC Network on Chip) applying parallel computing technology and computer network to chip, which has great advantages in bandwidth, expansibility and reliability, etc. It has become an important way to interconnect processors. The applications of digital communication, image processing and scientific calculation require more and more high precision and real-time performance of data processing. Therefore, the hardware system needs to have strong floating-point operation ability. Based on the multi-core system architecture of the research group, after studying the multi-core processor technology, the on-chip network technology and the on-line debugging technology, a general floating-point processor is designed, which is mainly aimed at the field of high-density computing. A multi-core system based on a general floating-point processor is built and the related computing tasks are loaded. The main work of this paper is as follows: firstly, according to the algorithm features and functional requirements in the field of high density computing, the overall architecture of the general floating point processor is determined. In order to cope with the application of data-intensive and computation-intensive algorithms, the general floating-point processor supports storage, stream and pulsation respectively, which improves the flexibility and efficiency of computation to the greatest extent. Secondly, the structure and working mechanism of the general floating point processor microcontroller unit, register group, memory unit, network interface and on-line debugging unit are determined, and the RTL level design of the general floating point processor is realized. Finally, a multi-core system based on on-chip network and general floating-point processor is built. The functional correctness of the common floating-point processor and multi-core system is verified by loading vector computing task, matrix eigenvalue decomposition algorithm, matrix multiplication operation and FFT operation. Algorithm adaptability and debugging.
【學(xué)位授予單位】：合肥工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2017
【分類號(hào)】：TP332

【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 王濤;;“神威太湖之光”超級(jí)計(jì)算機(jī)[J];科學(xué);2016年04期

2 侯寧;趙紅梅;張多利;高明倫;;層次化架構(gòu)嵌入式多核處理器原型設(shè)計(jì)及其編程研究[J];合肥工業(yè)大學(xué)學(xué)報(bào)(自然科學(xué)版);2014年11期

3 寇曉斌;楊琴;王亮亮;;主流處理器體系結(jié)構(gòu)與架構(gòu)發(fā)展現(xiàn)狀綜述[J];微型機(jī)與應(yīng)用;2014年16期

4 莫鵬飛;陳志堅(jiān);楊軍;黃歡歡;;嵌入式處理器的在線調(diào)試器設(shè)計(jì)與實(shí)現(xiàn)[J];計(jì)算機(jī)應(yīng)用與軟件;2012年12期

5 韓正飛;李勁松;潘紅兵;李麗;沙金;何書專;;基于FPGA的浮點(diǎn)向量協(xié)處理器設(shè)計(jì)[J];計(jì)算機(jī)工程;2012年05期

6 李東生;高明倫;;高密度集成與單芯片多核系統(tǒng)及其研究進(jìn)展[J];半導(dǎo)體技術(shù);2012年02期

7 錢誠(chéng);沈海華;陳天石;陳云霽;;超大規(guī)模集成電路可調(diào)試性設(shè)計(jì)綜述[J];計(jì)算機(jī)研究與發(fā)展;2012年01期

8 杜高明;張多利;湯益華;;多核SoC可擴(kuò)展性設(shè)計(jì)技術(shù)研究[J];電子測(cè)量與儀器學(xué)報(bào);2008年06期

9 黃嵩人;魏敬和;虞致國(guó);楊軍;;基于功能的SoC可測(cè)試性設(shè)計(jì)及系統(tǒng)級(jí)調(diào)試[J];電子器件;2008年04期

10 楊曉強(qiáng);;片上網(wǎng)絡(luò)關(guān)鍵技術(shù)研究[J];微計(jì)算機(jī)信息;2008年20期

相關(guān)博士學(xué)位論文 前7條

1 李東生;基于高密度計(jì)算的多核芯片設(shè)計(jì)關(guān)鍵技術(shù)研究[D];合肥工業(yè)大學(xué);2012年

2 嚴(yán)明;面向領(lǐng)域應(yīng)用的異構(gòu)多核SoC系統(tǒng)結(jié)構(gòu)設(shè)計(jì)與優(yōu)化[D];國(guó)防科學(xué)技術(shù)大學(xué);2011年

3 葛海通;32位高性能嵌入式CPU及平臺(tái)研發(fā)[D];浙江大學(xué);2009年

4 杜學(xué)亮;定制指令與協(xié)處理器加速機(jī)制的研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2009年

5 武暢;片上網(wǎng)絡(luò)體系結(jié)構(gòu)和關(guān)鍵通信技術(shù)研究[D];電子科技大學(xué);2008年

6 杜高明;MPSoC-NoC多核體系結(jié)構(gòu)及原型芯片實(shí)現(xiàn)技術(shù)研究[D];合肥工業(yè)大學(xué);2007年

7 姚英彪;高性能嵌入式RISC微處理器核設(shè)計(jì)研究[D];浙江大學(xué);2006年

相關(guān)碩士學(xué)位論文 前10條

1 焦瑞;異構(gòu)多核系統(tǒng)的在線調(diào)試技術(shù)的研究[D];合肥工業(yè)大學(xué);2016年

2 李萍萍;異構(gòu)多核系統(tǒng)調(diào)試技術(shù)的研究與實(shí)現(xiàn)[D];合肥工業(yè)大學(xué);2015年

3 顏永吉;異構(gòu)多核SoC中可重構(gòu)并行處理單元設(shè)計(jì)與實(shí)現(xiàn)[D];合肥工業(yè)大學(xué);2013年

4 崔穎;差分編碼關(guān)鍵技術(shù)研究[D];北京郵電大學(xué);2013年

5 李常;嵌入式MIPS微處理器設(shè)計(jì)[D];清華大學(xué);2010年

6 肖福明;高密度計(jì)算與多核系統(tǒng)設(shè)計(jì)技術(shù)研究[D];合肥工業(yè)大學(xué);2010年

7 申明遠(yuǎn);32位MIPS構(gòu)架的流水線的邏輯設(shè)計(jì)[D];西安電子科技大學(xué);2008年

8 于海;基于“龍騰R2”嵌入式SoC設(shè)計(jì)與實(shí)現(xiàn)[D];西北工業(yè)大學(xué);2007年

9 張予器;超高精度浮點(diǎn)運(yùn)算的關(guān)鍵技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2005年

10 李鵬;8087數(shù)值協(xié)處理器的分析與設(shè)計(jì)[D];西安電子科技大學(xué);2001年

，

本文編號(hào)：1926751