本文選題：高速串行協(xié)議 + JESDB�。� 參考：《電子技術(shù)應(yīng)用》2017年06期

【摘要】：針對傳統(tǒng)ADC/DAC應(yīng)用中采樣數(shù)據(jù)并行傳輸存在線間串?dāng)_大、同步難等問題,設(shè)計了一種基于高速串行協(xié)議——JESD204B的數(shù)據(jù)收發(fā)接口。以Xilinx公司V7系列FPGA為核心控制單元設(shè)計電路,在單通道傳輸速率為6 Gb/s的條件下完成數(shù)據(jù)收發(fā)測試,驗證了傳輸過程中數(shù)據(jù)的同步性、準(zhǔn)確性及整體方案的可行性。設(shè)計結(jié)果表明,這種串行傳輸方式不僅解決了并行傳輸所帶來的諸多問題,還降低了制板設(shè)計時PCB布線的復(fù)雜程度、減少了板層數(shù)量、節(jié)約了成本。
[Abstract]:Aiming at the problems of large crosstalk between lines and difficult synchronization in parallel transmission of sampled data in traditional ADC/DAC applications, a data transceiver interface based on high speed serial protocol, JESD204B, is designed. Taking V7 series FPGA of Xilinx Company as the core control unit, the circuit is designed and tested under the condition of single channel transmission rate of 6 Gb/s, which verifies the synchronicity, accuracy and feasibility of the whole scheme in the process of data transmission. The design results show that the serial transmission not only solves many problems brought about by parallel transmission, but also reduces the complexity of PCB routing, reduces the number of board layers and saves the cost.
【作者單位】： 中國科學(xué)院電子學(xué)研究所;中國科學(xué)院大學(xué)電子電氣與通信工程學(xué)院;
【分類號】：TN791;TP334.7

【相似文獻】

相關(guān)期刊論文 前10條

1 單祥茹;;高速串行數(shù)據(jù)分析的整體解決方案[J];電子設(shè)計技術(shù);2007年11期

2 ;安捷倫宣布推出高速串行互連測量與分析同一平臺綜合解決方案[J];國外電子測量技術(shù);2010年03期

3 ;揚智引領(lǐng)USB2.0市場[J];中國集成電路;2003年07期

4 周沛;陳冰;陳幼平;;基于FPGA的高速串行鏈接通信設(shè)計與實現(xiàn)[J];儀表技術(shù)與傳感器;2011年06期

5 Ron Wilson;;高速串行I/O集成:SoC設(shè)計者前方無坦途[J];電子設(shè)計技術(shù);2008年07期

6 程惠珍;董濤;;基于FPGA的數(shù)據(jù)高速串行通信實現(xiàn)[J];國外電子元器件;2008年08期

7 徐俊毅;;安捷倫為高速數(shù)據(jù)應(yīng)用提供頂級利器[J];電子與電腦;2010年05期

8 ;祥碩(ASMedia)攜手力科(LeCroy)開發(fā)更快高速串行數(shù)據(jù)標(biāo)準(zhǔn)產(chǎn)品[J];國外電子測量技術(shù);2010年06期

9 李大鵬;陳長勝;王世奎;李雯;;基于FPGA的高速串行傳輸接口研究與實現(xiàn)[J];航空計算技術(shù);2008年02期

10 ;[J];;年期

相關(guān)碩士學(xué)位論文 前1條

1 康瓊;基于FPGA的高速串行接口模塊仿真設(shè)計[D];西安電子科技大學(xué);2009年

，

本文編號：1870669