本文選題：芯片驗(yàn)證 + Cache一致性�。� 參考：《計(jì)算機(jī)工程與科學(xué)》2017年08期

【摘要】：隨著集成電路設(shè)計(jì)復(fù)雜度指數(shù)級(jí)增長(zhǎng),功能驗(yàn)證已經(jīng)越來(lái)越成為大規(guī)模芯片設(shè)計(jì)的瓶頸,而在多核處理器中,Cache一致性協(xié)議十分復(fù)雜,驗(yàn)證難度大。針對(duì)Cache一致性協(xié)議驗(yàn)證提出基于模擬驗(yàn)證的一種基于貝葉斯網(wǎng)絡(luò)的隨機(jī)測(cè)試生成方法,解決Cache一致性協(xié)議狀態(tài)空間爆炸的問(wèn)題。首先分析了Cache一致性協(xié)議及基于貝葉斯網(wǎng)絡(luò)推理的CDG方法,并將CDG方法應(yīng)用于Cache一致性的驗(yàn)證。以FT處理器中的Cache一致性協(xié)議驗(yàn)證為例,對(duì)比偽隨機(jī)測(cè)試,使用CDG方法將覆蓋率提高近30%。
[Abstract]:With the exponential growth of IC design complexity, functional verification has become the bottleneck of large-scale chip design. However, in multi-core processors, the cache consistency protocol is very complex and the verification is very difficult. A random test generation method based on Bayesian network is proposed for Cache conformance protocol verification, which solves the problem of state space explosion of Cache conformance protocol. Firstly, the Cache consistency protocol and the CDG method based on Bayesian network reasoning are analyzed, and the CDG method is applied to the verification of Cache consistency. Taking Cache conformance protocol verification in FT processor as an example, compared with pseudorandom test, CDG method is used to increase coverage by nearly 30%.
【作者單位】： 國(guó)防科技大學(xué)計(jì)算機(jī)學(xué)院;
【基金】：國(guó)家自然科學(xué)基金(61402497,61303069) 國(guó)家科技重大專項(xiàng)核高基課題(2015ZX01028001-002-001)
【分類號(hào)】：TP333

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 李妍 ,楊誠(chéng)文;淺談高速緩存(Cache)的應(yīng)用[J];電站系統(tǒng)工程;2002年01期

2 趙學(xué)梅,葉以正,李曉明,時(shí)銳;一種低功耗高性能的滑動(dòng)Cache方案[J];計(jì)算機(jī)研究與發(fā)展;2004年11期

3 VioLin;高容量L2Cache=高性能嗎[J];電腦應(yīng)用文萃;2004年10期

4 VioLin;電腦設(shè)備加速之Cache談[J];電腦應(yīng)用文萃;2004年11期

5 杜紅燕,田興彥,田新華;一種新穎的軟件可控Cache優(yōu)化方法[J];計(jì)算機(jī)工程與應(yīng)用;2005年21期

6 唐雙燕;楊云仙;劉偉;;IA-32CPU Cache的一種特殊應(yīng)用[J];軟件導(dǎo)刊;2006年15期

7 楊君;李曦;仲力;周學(xué)海;;一種新型的嵌入式X路組相聯(lián)cache結(jié)構(gòu)[J];中國(guó)科學(xué)技術(shù)大學(xué)學(xué)報(bào);2007年02期

8 趙昊翔;;從程序員的角度看Cache[J];程序員;2008年09期

9 ;Dynamic cache resources allocation for energy efficiency[J];The Journal of China Universities of Posts and Telecommunications;2009年01期

10 黎玉琴;孫常慶;;多機(jī)系統(tǒng)中Cache一致性問(wèn)題的研究與評(píng)價(jià)[J];計(jì)算機(jī)時(shí)代;2009年02期

相關(guān)會(huì)議論文 前10條

1 所光;楊學(xué)軍;;雙核處理器性能最優(yōu)的共享Cache劃分[A];2008年全國(guó)開(kāi)放式分布與并行計(jì)算機(jī)學(xué)術(shù)會(huì)議論文集(上冊(cè))[C];2008年

2 石文強(qiáng);倪曉強(qiáng);金作霖;張民選;;Cache動(dòng)態(tài)插入策略模型研究[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（B輯）[C];2011年

3 汪騰;楊少軍;;一種高效的指令Cache的結(jié)構(gòu)[A];中國(guó)聲學(xué)學(xué)會(huì)2001年青年學(xué)術(shù)會(huì)議[CYCA'01]論文集[C];2001年

4 張承義;郭維;周宏偉;;Cache漏流功耗的自適應(yīng)優(yōu)化:動(dòng)態(tài)容量調(diào)整[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（B輯）[C];2011年

5 尹飛;吳磊;;基于功能覆蓋率驗(yàn)證多核處理器中的Cache一致性協(xié)議[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

6 Zhang Xiang;Liu Yang;;A kind of Cache Engine Runing in Client[A];2012年計(jì)算機(jī)應(yīng)用與系統(tǒng)建模國(guó)際會(huì)議論文集[C];2012年

7 雷廣玉;;使用超高速緩存cache提高并行速度[A];中國(guó)工程物理研究院科技年報(bào)（2000）[C];2000年

8 楊華;劉宏偉;崔剛;楊孝宗;;同時(shí)多線程D-cache的分配與安全[A];2006年全國(guó)開(kāi)放式分布與并行計(jì)算學(xué)術(shù)會(huì)議論文集（一）[C];2006年

9 鄭啟龍;欒俊;房明;吳曉偉;;CCSim:基于Pin的CMP Cache訪問(wèn)模擬器[A];2008年全國(guó)開(kāi)放式分布與并行計(jì)算機(jī)學(xué)術(shù)會(huì)議論文集(下冊(cè))[C];2008年

10 任靜;唐遇星;徐煒遐;;微處理器Cache體系結(jié)構(gòu)級(jí)功耗模型研究[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

相關(guān)重要報(bào)紙文章 前10條

1 上海 李超;什么是Cache[N];電腦報(bào);2001年

2 劉昌勇;小緩存里的大學(xué)問(wèn)[N];中國(guó)電腦教育報(bào);2004年

3 超頻者;K7-650（0015）最新實(shí)超報(bào)告[N];大眾科技報(bào);2000年

4 ;阿萌小辭典[N];電腦報(bào);2004年

5 中國(guó)計(jì)算機(jī)報(bào)測(cè)試實(shí)驗(yàn)室 王炳晨;Duron抵京，，Thunderbird爭(zhēng)宏[N];中國(guó)計(jì)算機(jī)報(bào);2000年

6 陳自文;CPU如何影響IA服務(wù)器的性能？[N];網(wǎng)絡(luò)世界;2000年

7 王軍;電腦運(yùn)行速度為何變慢？[N];中國(guó)電腦教育報(bào);2003年

8 小漁;電腦變慢之謎[N];中國(guó)電腦教育報(bào);2004年

9 龍哥;軟件應(yīng)用問(wèn)答！[N];中國(guó)計(jì)算機(jī)報(bào);2004年

10 ;速度跨過(guò)2GHz的Opteron[N];中國(guó)計(jì)算機(jī)報(bào);2003年

相關(guān)博士學(xué)位論文 前10條

1 黃安文;面向延遲優(yōu)化的多核處理器Cache數(shù)據(jù)管理機(jī)制研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2013年

2 鄭重;異構(gòu)眾核體系結(jié)構(gòu)Cache功耗和性能優(yōu)化關(guān)鍵技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2014年

3 周宏偉;微處理器中Cache漏流功耗的體系結(jié)構(gòu)級(jí)優(yōu)化技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2007年

4 田新華;面向性能優(yōu)化的壓縮cache技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2007年

5 陳黎明;嵌入式微處理器中動(dòng)態(tài)可配置Cache結(jié)構(gòu)的研究[D];華中科技大學(xué);2009年

6 付雄;利用程序分析和優(yōu)化提高Cache性能[D];中國(guó)科學(xué)技術(shù)大學(xué);2007年

7 賈小敏;多核處理器片上Cache訪問(wèn)行為分析與優(yōu)化機(jī)制研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2011年

8 唐軼軒;面向多線程應(yīng)用的Cache優(yōu)化策略及并行模擬研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2012年

9 項(xiàng)曉燕;體系結(jié)構(gòu)級(jí)Cache功耗優(yōu)化技術(shù)研究[D];浙江大學(xué);2013年

10 所光;面向科學(xué)計(jì)算應(yīng)用的多核處理器Cache劃分策略研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2009年

相關(guān)碩士學(xué)位論文 前10條

1 舒晰;支持多媒體計(jì)算的可重構(gòu)Cache研究與設(shè)計(jì)[D];湖南大學(xué);2008年

2 楊向峰;一種32位DSP cache的設(shè)計(jì)與驗(yàn)證技術(shù)研究[D];江南大學(xué);2008年

3 蘇小昆;基于Tournament Caching的低功耗動(dòng)態(tài)可重構(gòu)Cache研究[D];湖南大學(xué);2009年

4 郝玉艷;嵌入式系統(tǒng)中低功耗Cache的研究與設(shè)計(jì)[D];湖南大學(xué);2009年

5 劉彬;基于路暫停方法的高性能低功耗Cache研究[D];湖南大學(xué);2007年

6 彭方;路預(yù)測(cè)與可重構(gòu)Cache的自適應(yīng)低能耗算法研究[D];湖南大學(xué);2008年

7 胡濤;面向存儲(chǔ)器完整性驗(yàn)證的Cache設(shè)計(jì)[D];華中科技大學(xué);2011年

8 劉清;嵌入式系統(tǒng)中低功耗可重構(gòu)Cache的研究與設(shè)計(jì)[D];湖南大學(xué);2012年

9 李冬妮;嵌入式系統(tǒng)中低功耗Cache的重構(gòu)技術(shù)研究[D];湖南大學(xué);2012年

10 郭輝;Cache Copy-On-Write：TLS猜測(cè)數(shù)據(jù)管理機(jī)制的研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2013年

本文編號(hào)：1846972