發(fā)布時(shí)間：2018-05-02 09:21

  本文選題：專用集成電路 + IIC總線IP核設(shè)計(jì)�。� 參考：《電子器件》2015年06期

【摘要】：設(shè)計(jì)片上系統(tǒng)時(shí)往往需要各種數(shù)據(jù)接口,為了解決片上系統(tǒng)間的數(shù)據(jù)傳輸?shù)膶?shí)際需求,設(shè)計(jì)了一種更為簡(jiǎn)捷的IIC總線接口,并利用Verilog HDL語(yǔ)言進(jìn)行了IIC總線IP核的設(shè)計(jì),使得所設(shè)計(jì)的IIC總線接口具有良好的移植性,實(shí)現(xiàn)了不同速率模式下的數(shù)據(jù)傳輸,可以方便地應(yīng)用到片上系統(tǒng)、各類集成電路數(shù)據(jù)接口等設(shè)計(jì)中。
[Abstract]:In order to solve the actual demand of data transmission between systems on a chip, a more simple IIC bus interface is designed, and the IP core of IIC bus is designed by using Verilog HDL language. The designed IIC bus interface has good portability and realizes data transmission in different rate modes. It can be easily applied to the design of on-chip system and all kinds of integrated circuit data interfaces.
【作者單位】： 東南大學(xué)電子科學(xué)與工程學(xué)院;東南大學(xué)國(guó)家ASIC中心;
【分類號(hào)】：TP336

【參考文獻(xiàn)】

相關(guān)期刊論文 前1條

1 趙輝,董德存;I~2C總線技術(shù)及其應(yīng)用實(shí)例[J];微型電腦應(yīng)用;2005年04期

【共引文獻(xiàn)】

相關(guān)期刊論文 前10條

1 李靜;王德興;李星輝;;基于I~2C總線協(xié)議的單片機(jī)與EEPROM通信技術(shù)應(yīng)用[J];電腦知識(shí)與技術(shù);2010年18期

2 裘祖榮;李軍強(qiáng);李杏華;;通信技術(shù)在三坐標(biāo)測(cè)量系統(tǒng)中的應(yīng)用[J];電子測(cè)量技術(shù);2008年08期

3 孫曜;郭春生;;一種數(shù)控射頻雙路同步下混頻器設(shè)計(jì)[J];電子器件;2006年04期

4 左永鋒;;即插即用技術(shù)在智能測(cè)試儀器中的設(shè)計(jì)與實(shí)現(xiàn)[J];國(guó)外電子測(cè)量技術(shù);2007年06期

5 段向東;毋玉芝;;基于CP2120的SPI與I~2C總線接口轉(zhuǎn)換電路設(shè)計(jì)[J];國(guó)外電子元器件;2007年12期

6 方潔;陳偉;;基于DS3231的高精度時(shí)鐘接口設(shè)計(jì)[J];電子設(shè)計(jì)工程;2010年02期

7 徐中龍;華竹平;李佳;王瑋冰;;一種通用從機(jī)同步串行接口電路的設(shè)計(jì)[J];電視技術(shù);2014年07期

8 陳祥生;;I~2C總線技術(shù)及其模擬[J];電腦知識(shí)與技術(shù);2015年14期

9 寧?kù)o;劉許亮;;基于FPGA的I~2C總線控制器設(shè)計(jì)[J];黃河水利職業(yè)技術(shù)學(xué)院學(xué)報(bào);2009年02期

10 畢立恒;劉許亮;;一種新型I~2C總線控制器的設(shè)計(jì)[J];內(nèi)江科技;2009年10期

相關(guān)碩士學(xué)位論文 前10條

1 王晶晶;基于QCI的視頻設(shè)備驅(qū)動(dòng)研究與設(shè)計(jì)實(shí)現(xiàn)[D];北方工業(yè)大學(xué);2011年

2 秦勇強(qiáng);基于ARM嵌入式系統(tǒng)機(jī)頂盒控制單元間通信方式研究[D];武漢理工大學(xué);2011年

3 吳煒;具光電接口的IRIG-B碼的時(shí)間同步系統(tǒng)與時(shí)滯校正[D];電子科技大學(xué);2011年

4 朱亮;10kV分界開關(guān)智能控制器的研究與開發(fā)[D];南京理工大學(xué);2012年

5 黃睿;智能氧化鋯測(cè)氧儀的研究與設(shè)計(jì)[D];武漢科技大學(xué);2006年

6 寇曉靜;電池運(yùn)行狀態(tài)監(jiān)控模塊的研究[D];哈爾濱工業(yè)大學(xué);2006年

7 姚曉;數(shù)字化X光機(jī)實(shí)時(shí)圖像處理器的研制[D];南京理工大學(xué);2006年

8 倪維波;基于PXA270平臺(tái)視頻捕捉的實(shí)現(xiàn)和優(yōu)化[D];東南大學(xué);2006年

9 蔣俊華;基于FPGA的I～2C總線控制器的設(shè)計(jì)[D];河南大學(xué);2007年

10 孫俊;基于EPON網(wǎng)絡(luò)電視的MPEG-2編碼模塊設(shè)計(jì)[D];華中科技大學(xué);2006年

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 李雪梅;路而紅;;基于Verilog HDL雙向端口的設(shè)計(jì)與實(shí)現(xiàn)[J];現(xiàn)代電子技術(shù);2006年14期

2 尹曉琦;殷奎喜;趙華;柯偉;;基于半隨機(jī)矩陣的LDPC編碼器的Verilog HDL設(shè)計(jì)[J];南京師范大學(xué)學(xué)報(bào)(工程技術(shù)版);2006年02期

3 張可兒;;基于Verilog HDL自動(dòng)售貨機(jī)系統(tǒng)設(shè)計(jì)[J];隴東學(xué)院學(xué)報(bào);2012年05期

4 楊祥龍,羅子健;基于Verilog HDL設(shè)計(jì)的自動(dòng)數(shù)據(jù)采集系統(tǒng)[J];電子技術(shù)應(yīng)用;2004年03期

5 俞冠生;如何用Verilog HDL來(lái)設(shè)計(jì)數(shù)字系統(tǒng)[J];現(xiàn)代電子;1999年02期

6 方洪浩;雷蕾;常何民;;基于Verilog HDL的有限狀態(tài)機(jī)設(shè)計(jì)[J];科學(xué)技術(shù)與工程;2007年20期

7 劉才清;Verilog HDL及其在數(shù)字系統(tǒng)中的應(yīng)用[J];蘇州市職業(yè)大學(xué)學(xué)報(bào);2002年03期

8 蔡發(fā)志;蘇進(jìn);葉兵;;異步FIFO的Verilog HDL設(shè)計(jì)[J];儀器儀表用戶;2008年03期

9 周亮;王娟;胡暢華;楊明武;高挺挺;;基于Verilog HDL的DDR2 SDRAM控制器設(shè)計(jì)[J];合肥工業(yè)大學(xué)學(xué)報(bào)(自然科學(xué)版);2010年08期

10 鄺艷菊;黃采倫;周華;張劍;王靖;陳特放;黃曉煌;;基于Verilog HDL的多功能車輛總線編碼器設(shè)計(jì)[J];鐵路計(jì)算機(jī)應(yīng)用;2009年10期

相關(guān)會(huì)議論文 前3條

1 王珂;李政;魏義祥;方飛;;基于Verilog HDL的數(shù)字化多道預(yù)處理算法研究[A];中國(guó)核科學(xué)技術(shù)進(jìn)展報(bào)告（第二卷）——中國(guó)核學(xué)會(huì)2011年學(xué)術(shù)年會(huì)論文集第7冊(cè)（核電子學(xué)與核探測(cè)技術(shù)分卷、脈沖功率技術(shù)及其應(yīng)用分卷、核聚變與等離子體物理分卷）[C];2011年

2 李永平;;利用CPLD實(shí)現(xiàn)DSP與FLASH的數(shù)據(jù)通信[A];中國(guó)空間科學(xué)學(xué)會(huì)空間探測(cè)專業(yè)委員會(huì)第十九次學(xué)術(shù)會(huì)議論文集（下冊(cè)）[C];2006年

3 張立;張光新;柴磊;周澤魁;;FPGA在多功能計(jì)費(fèi)器系統(tǒng)中的應(yīng)用[A];第七屆青年學(xué)術(shù)會(huì)議論文集[C];2005年

相關(guān)碩士學(xué)位論文 前1條

1 祝f翔;基于Verilog HDL的IS-95 CDMA反向接入信道模塊的研究[D];天津大學(xué);2004年

，

本文編號(hào)：1833309