本文選題：SIMD + 乘法　； 參考：《微電子學與計算機》2014年03期

【摘要】：描述了一種新型的高性能高能效SIMD乘法陣列的結(jié)構(gòu).該乘法陣列支持同時執(zhí)行1個64位乘法,4個32位乘法或16個16位有符號/無符號乘法.通過修改乘法算法實現(xiàn)結(jié)構(gòu),提高了乘加單元的面積復用度,在較小的面積和性能開銷下實現(xiàn)了上述功能.并引入了"溢出補償技術"解決了復數(shù)矩陣乘法運算的判溢出問題.通過犧牲非關鍵路徑上短位寬乘法性能,提高關鍵路徑上高位寬乘法性能.所述結(jié)構(gòu)與文獻[1]中乘法簇結(jié)構(gòu)相比,64位乘法延時減少3.65%,面積降低3.92%,功耗提高5.71%.
[Abstract]:The structure of a novel high performance and high energy efficiency SIMD multiplication array is described. The array supports 1 64 bit multiplication, 4 32 bit multiplication or 16 16 bit signed / unsigned multiplication. By modifying the structure of the multiplication algorithm, the area reuse degree of the multiplication and addition unit is improved, and the above functions are realized with small area and performance overhead. The spillover compensation technique is introduced to solve the problem of decision spillover of complex matrix multiplication. By sacrificing the performance of short bit width multiplication on non-critical path, the performance of high bit width multiplication on critical path is improved. Compared with the multiplicative cluster structure in reference [1], the proposed structure reduces the delay of 64-bit multiplication by 3.65, reduces the area by 3.92and increases the power consumption by 5.71.
【作者單位】： 國防科技大學計算機學院;
【基金】：國家自然科學基金項目“多核多線程DSP適應性存儲結(jié)構(gòu)研究”(61070036)
【分類號】：TP332.22

【相似文獻】

相關期刊論文 前10條

1 趙楠,李樹國,羊性滋;一種用于32位CPU的CPL流水線乘加器的設計[J];微電子學;2004年06期

2 李勇;;以小制勝——談InterLink發(fā)布360°定點產(chǎn)品[J];每周電腦報;2004年05期

3 孫Pr彥;蔣劍飛;毛志剛;;一種數(shù)字信號處理器中的高性能乘加器設計[J];微電子學;2010年01期

4 程濤;;ADI DSP處理器在電力二次設備領域的應用[J];電子技術應用;2009年04期

5 李東曉;;一種支持SIMD指令的流水化可拆分乘加器結(jié)構(gòu)[J];計算機工程;2006年07期

6 張萌;賈俊波;;一種具有飽和處理功能的24位并行乘加單元優(yōu)化設計(英文)[J];東南大學學報(英文版);2006年04期

7 范凱;謝憬;毛志剛;;基于動態(tài)可重構(gòu)技術的陣列型處理器設計[J];微電子學與計算機;2010年07期

8 顧榮榮;;高性能可重構(gòu)乘加單元設計[J];大眾科技;2010年02期

9 季振洲,史捷,方濱興,胡銘曾,曲云波;一種陣列計算機輸入輸出系統(tǒng)的設計[J];哈爾濱工業(yè)大學學報;2000年01期

10 于敦山,沈緒榜;32位定/浮點乘法器設計[J];半導體學報;2001年01期

相關會議論文 前6條

1 吳鐵彬;劉衡竹;楊惠;張劍鋒;侯申;;一種快速SIMD浮點乘加器的設計與實現(xiàn)[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術論壇論文集（B輯）[C];2011年

2 梅家祥;王永文;邢座程;;SIMD模式下訪存單元的驗證[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術論壇論文集（A輯）[C];2011年

3 莊巍;劉衡竹;楊惠;;基數(shù)分離的快速定點SIMD除法器[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術論壇論文集（A輯）[C];2011年

4 周鋒;彭元喜;楊惠;;面向X處理器的SIMD移位器[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術論壇論文集（A輯）[C];2011年

5 張科勛;李勇;郭海勇;;一種半定制與全定制相結(jié)合的SIMD乘法器設計[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術論壇論文集（A輯）[C];2011年

6 辛乃軍;陳旭燦;孫海燕;陽柳;羅杰;淡孝強;王霽;;基于GCC的高性能DSP Matrix向量指令集擴展[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術論壇論文集（B輯）[C];2011年

相關重要報紙文章 前5條

1 土勻;了解“愛妻”[N];電腦報;2008年

2 秋葉;“架構(gòu)”的戰(zhàn)爭[N];電腦報;2010年

3 秋葉;CUDA普及之路[N];電腦報;2010年

4 大老客;DX11時代誰能奪標[N];電腦報;2010年

5 ;AMD新武器到來[N];電腦報;2010年

相關博士學位論文 前8條

1 劉勝;超寬SIMD DSP片上并行數(shù)據(jù)訪存關鍵技術研究[D];國防科學技術大學;2012年

2 黃立波;片上集群體系結(jié)構(gòu)關鍵技術研究[D];國防科學技術大學;2010年

3 何義;流體系結(jié)構(gòu)指令管理及系統(tǒng)虛擬化仿真技術研究[D];國防科學技術大學;2010年

4 葛海通;32位高性能嵌入式CPU及平臺研發(fā)[D];浙江大學;2009年

5 王淼;面向多核處理器的并行編譯及優(yōu)化關鍵技術研究[D];國防科學技術大學;2010年

6 張波濤;片上高性能嵌入式計算—面向軟基帶的應用并行處理模型及體系結(jié)構(gòu)[D];國防科學技術大學;2011年

7 吳丹;高效能計算型存儲器體系結(jié)構(gòu)關鍵技術研究與實現(xiàn)[D];華中科技大學;2012年

8 鄭偉;多媒體應用的高性能數(shù)字信號處理器功能部件結(jié)構(gòu)設計研究[D];浙江大學;2003年

相關碩士學位論文 前10條

1 陳向;SIMD數(shù)據(jù)置換指令的自動生成與優(yōu)化[D];國防科學技術大學;2010年

2 楊明;基于存儲訪問的SIMD優(yōu)化技術研究[D];解放軍信息工程大學;2011年

3 李國強;SIMD DSP中的高性能定點算術運算部件的設計與實現(xiàn)[D];國防科學技術大學;2012年

4 孫Pr彥;數(shù)字信號處理器中的乘加器設計及其低功耗優(yōu)化[D];上海交通大學;2010年

5 黃遠廣;多寬度SIMD結(jié)構(gòu)DSP向量存儲器的設計與實現(xiàn)[D];國防科學技術大學;2012年

6 吳鐵彬;面向LTE的高性能向量浮點MAC單元的研究與實現(xiàn)[D];國防科學技術大學;2011年

7 張慶丹;基于GPU的串匹配算法的實現(xiàn)[D];中國科學院研究生院（計算技術研究所）;2006年

8 盧捚;基于Cell多核處理器的MPEG-2視頻解碼技術的研究[D];浙江大學;2008年

9 秦鵬;六十四位浮點乘加器的設計與實現(xiàn)[D];西北工業(yè)大學;2003年

10 廖峰;16位DSP IP核的設計與驗證技術[D];西安電子科技大學;2007年

，

本文編號：1793344