本文選題：FPGA + 浮點數(shù)�。� 參考：《計算機測量與控制》2014年10期

【摘要】：為實現(xiàn)一種能夠自主完成浮點數(shù)加/減、乘、除運算功能的浮點數(shù)算術(shù)運算執(zhí)行控制器,提出了一種基于采用FPGA的并行操作設(shè)計硬連接的浮點算術(shù)運算控制電路及其時序控制方法,該控制器能夠自動選擇運算器,調(diào)整內(nèi)部時序脈沖的時鐘周期,自主完成操作數(shù)的配置并進行浮點數(shù)加/減、乘、法運算的功能,運算結(jié)果讀到系統(tǒng)數(shù)據(jù)總線;論述了該控制器的電路構(gòu)成和基本原理,分析操作數(shù)配置與運算器的選擇,及內(nèi)部時序脈沖作用下的執(zhí)行過程,應(yīng)用Verilog HDL語言實現(xiàn)相關(guān)硬件的構(gòu)建和連接;通過仿真綜合測試可知,該控制器的最高頻率可達132.426M,從輸入端口到輸出端口的延時數(shù)據(jù)為:最小延時是5.367ns,最大延時是18.347ns,耗用的IO輸入輸出端口占總資源的31.45%;并能夠自動選擇運算器,自主完成相應(yīng)的算術(shù)運算。
[Abstract]:In order to realize a floating-point arithmetic arithmetic execution controller, which can add / subtract, multiply and divide floating-point number independently,This paper presents a hard-connected floating-point arithmetic arithmetic control circuit based on parallel operation with FPGA and its timing control method. The controller can automatically select the operator and adjust the clock period of the internal timing pulse.The function of floating point addition / subtraction, multiplication, operation, and the result of operation are read to the system data bus, the circuit structure and basic principle of the controller are discussed, and the optograph configuration and the choice of the operator are analyzed.Verilog HDL language is used to realize the construction and connection of related hardware.The maximum frequency of the controller is 132.426M. the delay data from the input port to the output port are as follows: the minimum delay is 5.367ns, the maximum delay is 18.347ns, the IO input and output ports consumed account for 31.45% of the total resources, and the operator can be automatically selected.Autonomous completion of the corresponding arithmetic operation.
【作者單位】： 廣西科技大學(xué)電氣與信息工程學(xué)院;
【基金】：桂科自(2011GXNSFA018153)
【分類號】：TP332

【參考文獻】

相關(guān)期刊論文 前5條

1 覃霖;曾超;;基于VHDL實現(xiàn)單精度浮點數(shù)的加/減法運算[J];電子工程師;2008年07期

2 張小妍;邵杰;;高速浮點運算單元的FPGA實現(xiàn)[J];信息化研究;2009年11期

3 邵杰;伍萬棱;余漢城;;一種深度流水線的浮點加法器[J];電子器件;2007年03期

4 夏杰;宣志斌;薛忠杰;;基于流水線結(jié)構(gòu)的浮點加法器IP核設(shè)計[J];微計算機信息;2008年27期

5 吉偉;黃巾;楊靚;黃士坦;;基于FPGA的32位浮點加法器的設(shè)計[J];微電子學(xué)與計算機;2008年06期

【共引文獻】

相關(guān)期刊論文 前7條

1 邵俊;樓衛(wèi)東;熊月宏;侯正周;;基于MODBUS協(xié)議溫濕度數(shù)據(jù)采集系統(tǒng)的實現(xiàn)[J];電子測量技術(shù);2010年03期

2 黃亞晴;徐朝陽;;基于FPGA的浮點運算研究[J];電子世界;2014年11期

3 王德俊;王建立;陰玉梅;王鳴浩;;基于FPGA的實時圖像改進直方圖均衡化算法[J];微電子學(xué)與計算機;2010年05期

4 高建波;張盛兵;黃小平;姚濤;盧斌;;基于AltiVec的指數(shù)運算的設(shè)計與實現(xiàn)[J];微電子學(xué)與計算機;2010年09期

5 唐小明;張濤;王貞杰;白松;;一種新的基于FPGA的數(shù)據(jù)格式轉(zhuǎn)換方法[J];現(xiàn)代電子技術(shù);2011年16期

6 劉健;史彩娟;趙麗莉;;基于FPGA的高速浮點FFT的實現(xiàn)研究[J];微型機與應(yīng)用;2012年14期

7 陳坤;唐小琦;宋寶;;基于FPGA的浮點與整型數(shù)據(jù)混合運算實現(xiàn)[J];組合機床與自動化加工技術(shù);2013年12期

相關(guān)博士學(xué)位論文 前1條

1 張華;緯編針織機編織動力學(xué)分析及控制策略研究[D];浙江理工大學(xué);2013年

相關(guān)碩士學(xué)位論文 前10條

1 麻志鵬;基于ARM的FPGA高速運算模塊的設(shè)計[D];中北大學(xué);2011年

2 王松;基于FPGA的浮點協(xié)處理器IP核設(shè)計[D];南京航空航天大學(xué);2010年

3 靳戰(zhàn)鵬;高速浮點加法運算單元的研究與實現(xiàn)[D];西北工業(yè)大學(xué);2006年

4 朱世林;基于PowerPC的FPU設(shè)計[D];哈爾濱工業(yè)大學(xué);2008年

5 仲繼強;高性能DSP中32位浮點乘法器的設(shè)計與實現(xiàn)[D];西安電子科技大學(xué);2007年

6 王大宇;高性能浮點加法器的研究與設(shè)計[D];南京航空航天大學(xué);2012年

7 王明飛;多功能雷達信號源的研究與設(shè)計[D];電子科技大學(xué);2012年

8 吳博;非基2的FFT算法VLSI結(jié)構(gòu)研究與設(shè)計[D];哈爾濱工業(yè)大學(xué);2013年

9 陳曦;基于混沌的數(shù)字圖像加密算法研究與系統(tǒng)的優(yōu)化設(shè)計[D];河南科技大學(xué);2013年

10 李寶緒;基于FPGA的卡爾曼濾波器的設(shè)計與實現(xiàn)[D];山東大學(xué);2014年

【二級參考文獻】

相關(guān)期刊論文 前3條

1 周寧寧,陳燕例,李愛群;基于FPGA技術(shù)的浮點運算器的設(shè)計與實現(xiàn)[J];計算機工程與設(shè)計;2005年06期

2 鐘冬慶;;嵌入式DSP處理器的體系結(jié)構(gòu)設(shè)計[J];微計算機信息;2006年29期

3 常靜波,郭立;一種3級流水線wallace樹壓縮器的硬件設(shè)計[J];微電子學(xué)與計算機;2005年01期

【相似文獻】

相關(guān)期刊論文 前10條

1 李笑盈,孫富明,夏宏;浮點加法運算器前導(dǎo)1預(yù)判電路的實現(xiàn)[J];計算機工程與應(yīng)用;2002年21期

2 黎鐵軍;李秋亮;徐煒遐;;一種128位高性能全流水浮點乘加部件[J];國防科技大學(xué)學(xué)報;2010年02期

3 盛利元;全俊斌;;計算機迭代下混沌序列的周期研究[J];計算機應(yīng)用;2010年07期

4 沈涵,陳進;高性能浮點DSP芯片加法運算單元的研究與設(shè)計[J];通信技術(shù);2003年11期

5 王永;夏宏;;高性能浮點乘法的設(shè)計[J];中國電力教育;2007年S3期

6 ;產(chǎn)品[J];電子設(shè)計應(yīng)用;2007年04期

7 ;德州儀器推出最新Stellaris ARM Cortex-M4F微控制器可提供領(lǐng)先的模擬集成、業(yè)界一流的低功耗及浮點性能[J];電子設(shè)計工程;2011年20期

8 秦瑞杰,李文全,林君;一種新穎的瞬時浮點放大器[J];航空計測技術(shù);1997年04期

9 范繼聰;洪琪;;單雙精度浮點加法的可重構(gòu)設(shè)計研究[J];計算機工程與設(shè)計;2013年11期

10 杜慧敏;馬超;;一種快速浮點乘法單元的設(shè)計與實現(xiàn)[J];西安郵電大學(xué)學(xué)報;2013年01期

相關(guān)會議論文 前8條

1 邰強強;倪曉強;張民選;;基于浮點融合乘加部件的前導(dǎo)零預(yù)測與檢測方法研究[A];第十六屆計算機工程與工藝年會暨第二屆微處理器技術(shù)論壇論文集[C];2012年

2 閔銀皮;倪曉強;邢座程;;多線程向量浮點部件的驗證方法[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

3 陳博文;郭琦;沈海華;;浮點乘加部件的自動化形式驗證[A];第六屆中國測試學(xué)術(shù)會議論文集[C];2010年

4 王宏燕;邢座程;鄧讓鈺;;MB64-1浮點部件的設(shè)計[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

5 謝啟華;倪曉強;李少青;劉榮華;張民選;;高性能浮點融合乘加部件中加法/前導(dǎo)零預(yù)測器的流水設(shè)計[A];第十六屆計算機工程與工藝年會暨第二屆微處理器技術(shù)論壇論文集[C];2012年

6 王碧文;彭元喜;楊惠;吳鐵彬;;一種FA的設(shè)計與驗證[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

7 李振虎;倪曉強;李少青;謝啟華;張民選;;浮點融合乘加部件中108位加法器的設(shè)計[A];第十六屆計算機工程與工藝年會暨第二屆微處理器技術(shù)論壇論文集[C];2012年

8 段軍棋;蔣丹;;FFT處理器優(yōu)化設(shè)計[A];現(xiàn)代通信理論與信號處理進展——2003年通信理論與信號處理年會論文集[C];2003年

相關(guān)重要報紙文章 前10條

1 本報記者　 宋家雨;變一周為十三個小時[N];網(wǎng)絡(luò)世界;2006年

2 廣西 姑蘇飄雪;“呼喚”渲染世界真色彩[N];電腦報;2004年

3 斯諾;PC按誰的規(guī)則玩[N];中國經(jīng)營報;2001年

4 ;有望促生億億次超級計算機[N];網(wǎng)絡(luò)世界;2010年

5 中國計算機報測試實驗室 王炳晨;1GHz CPU為誰而來？[N];中國計算機報;2001年

6 ;CPU選購新概念[N];中國電腦教育報;2002年

7 本報記者 李勝永;AMD真四核技術(shù)加速電力信息化[N];中國電力報;2007年

8 馬文方;CPU與GPU：誰將主導(dǎo)下一次計算革命？[N];中國計算機報;2008年

9 本報記者 霍光;AMD推土機架構(gòu)揭密[N];中國計算機報;2011年

10 ;安騰2處理器技術(shù)特征分析[N];中國計算機報;2003年

相關(guān)博士學(xué)位論文 前2條

1 陳立前;基于區(qū)間線性抽象域的可靠浮點及非凸靜態(tài)分析[D];國防科學(xué)技術(shù)大學(xué);2010年

2 姜浩;高精度可靠浮點計算及舍入誤差分析研究[D];國防科學(xué)技術(shù)大學(xué);2013年

相關(guān)碩士學(xué)位論文 前10條

1 仇冀宏;高性能浮點單元的分析與設(shè)計[D];合肥工業(yè)大學(xué);2007年

2 潘宏亮;浮點指數(shù)類超越函數(shù)的運算算法研究與硬件實現(xiàn)[D];西北工業(yè)大學(xué);2006年

3 全俊斌;基于浮點格式的數(shù)字混沌系統(tǒng)周期研究[D];中南大學(xué);2010年

4 李振虎;浮點融合乘加部件設(shè)計分析與尾數(shù)加電路定制設(shè)計[D];國防科學(xué)技術(shù)大學(xué);2013年

5 李振;浮點加減法的模擬驗證[D];西北工業(yè)大學(xué);2006年

6 段瀅;雙精度浮點運算單元的設(shè)計[D];華南理工大學(xué);2012年

7 沈俊;浮點運算加速器的設(shè)計研究[D];浙江大學(xué);2013年

8 霍權(quán);高性能浮點乘法單元的設(shè)計[D];哈爾濱工業(yè)大學(xué);2009年

9 韓山秀;浮點三角類超越函數(shù)的算法研究及硬件實現(xiàn)[D];西北工業(yè)大學(xué);2006年

10 侯申;浮點乘加部件流水站中關(guān)鍵模塊的全定制設(shè)計[D];國防科學(xué)技術(shù)大學(xué);2008年

，

本文編號：1768840