本文選題：DDR存儲器　切入點：PCI總線　出處：《國外電子測量技術(shù)》2016年06期

【摘要】：針對大規(guī)模采集數(shù)據(jù)讀取時間較長的問題,特別是PCI總線接口的微處理器,采用單周期讀取方式時,將會嚴(yán)重影響采集數(shù)據(jù)的實時處理。通過在FPGA中設(shè)計PCI接口控制器和DDR控制器,將PCI總線接口協(xié)議轉(zhuǎn)換到內(nèi)部自定義局部總線,采用雙端口FIFO作為時序同步控制緩沖器,同步內(nèi)部局部總線和DDR控制器,從而解決了微處理器對DDR存儲器突發(fā)讀取的時序同步問題,實現(xiàn)了大規(guī)模采集數(shù)據(jù)的快速上傳。
[Abstract]:In order to solve the problem of long reading time of large scale data acquisition, especially the microprocessor with PCI bus interface, the single cycle reading mode is adopted. Through the design of PCI interface controller and DDR controller in FPGA, the interface protocol of PCI bus is converted to the internal custom local bus, and the dual port FIFO is used as the timing synchronization control buffer. By synchronizing the internal local bus and the DDR controller, the problem of timing synchronization for the burst reading of the DDR memory by the microprocessor is solved, and the fast uploading of the data collected on a large scale is realized.
【作者單位】： 中國電子科技集團公司第四十一研究所;電子信息測試技術(shù)安徽省重點實驗室;
【分類號】：TP333

【相似文獻】

相關(guān)期刊論文 前10條

1 葉明穎;;價格是DDR的頭號敵人[J];電子測試;2001年05期

2 王繼斌;;DDR系存儲器技術(shù)標(biāo)準(zhǔn)之比較研究[J];福建電腦;2011年04期

3 謝寶寶;唐斌;;一種高效讀寫的DDR控制器的研究[J];硅谷;2011年03期

4 朱桂霞;尹飛;;高速DDR總線的布線研究與設(shè)計[J];科技致富向?qū)?2011年08期

5 雷海軍;劉鵬;陳戰(zhàn)夫;何業(yè)軍;李先義;;視頻格式轉(zhuǎn)換系統(tǒng)中DDR控制器設(shè)計[J];電視技術(shù);2011年14期

6 ;開啟急速之門——聯(lián)想推出系列DDR主板[J];電腦知識與技術(shù);2001年13期

7 朱念彰;DDR主板進入戰(zhàn)國時期[J];電子科技;2001年01期

8 ;DDR主板[J];個人電腦;2001年06期

9 ;內(nèi)存DDR誘人[J];計算機周刊;2001年22期

10 饒志芳;;6塊DDR主板介紹和采購注意事項[J];電子測試;2001年05期

相關(guān)重要報紙文章 前10條

1 吳宗翰 DigiTimes;DDRⅡ四季度接棒DDR成主流[N];電子資訊時報;2006年

2 忠信;英特爾強調(diào)DDRⅡ供應(yīng)量沒問題[N];電子資訊時報;2004年

3 ;DDR主板走入銷售時代[N];科技日報;2001年

4 上海 RAY;DDR時代內(nèi)存超頻指南[N];電腦報;2003年

5 肖冠丁;DDRⅡ內(nèi)存條新軍[N];中國計算機報;2004年

6 本報記者 覃特;DDRⅡ內(nèi)存會成為市場主流嗎?[N];中國計算機報;2004年

7 陳翔;揚智科技推出DDR芯片組[N];中國計算機報;2000年

8 ;DDR主板概覽[N];電腦報;2001年

9 方;聯(lián)想推出系列DDR主板[N];中國計算機報;2001年

10 陳怡均 DigiTimes;三星DDRⅢ獲英特爾認(rèn)證[N];電子資訊時報;2007年

，

本文編號：1698646