本文選題：可逆處理器　切入點：流水線　出處：《計算機工程與設計》2016年10期

【摘要】：為實現(xiàn)可逆處理器的指令流水線,提出一種適合可逆指令流水的數(shù)據(jù)通路圖。明確可逆指令流水線的7個階段(即讀指令、指令譯碼、讀寄存器、運算/訪問存儲器、寫寄存器、指令編碼、返回指令)以及各階段任務,分析在可逆約束下指令流水可能遇到的數(shù)據(jù)冒險和控制冒險,通過轉發(fā)和阻塞技術解決此類冒險。通過仿真系統(tǒng)驗證該指令流水線的正確性,仿真結果表明,該方法能有效實現(xiàn)可逆處理器中的指令級并發(fā),在保證程序功能不變的前提下交換一些指令的位置,顯著提高流水線性能。
[Abstract]:In order to realize the instruction pipeline of reversible processor, a data path diagram suitable for the reversible instruction income is put forward. The seven stages of the reversible instruction pipeline (namely read instruction, instruction decoding, read register, operation / access memory) are defined. Write registers, encode instructions, return commands) and various tasks, analyze the data risks and control risks that income may encounter under reversible constraints, This kind of adventure is solved by forwarding and blocking technology. The correctness of the instruction pipeline is verified by the simulation system. The simulation results show that the method can effectively realize instruction level concurrency in reversible processor. In the premise of ensuring that the program functions unchanged, exchange some instructions, significantly improve pipeline performance.
【作者單位】： 南通大學杏林學院計算機科學與技術系;南通大學計算機科學與技術學院;南通理工學院軟件工程系;
【基金】：國家自然科學基金項目(60873069) 江蘇省高校自然科學研究基金項目(14KJB520033) 南通市應用研究計劃基金項目(BK2012037)
【分類號】：TP332

【相似文獻】

相關期刊論文 前4條

1 梁俊,王玲;TMS320C55x的指令流水線及其效率的提高[J];單片機與嵌入式系統(tǒng)應用;2003年05期

2 齊家月;一種RISC型微處理器指令流水線結構[J];小型微型計算機系統(tǒng);1995年10期

3 何寅,陳旭昀,杜曉剛,周汀,程君俠;基于RISC的16位嵌入式CPU的設計[J];微電子學;2000年01期

4 ;[J];;年期

相關碩士學位論文 前2條

1 李睿婷;高性能X-DSP指令流水線部件設計實現(xiàn)與軟硬件協(xié)同驗證[D];國防科學技術大學;2014年

2 甄體智;YHFT-DX高性能DSP指令流水線設計與優(yōu)化[D];國防科學技術大學;2009年

，

本文編號：1684317