本文選題：多核模擬器　切入點(diǎn)：松耦合　出處：《復(fù)旦大學(xué)》2012年碩士論文

【摘要】：在計(jì)算機(jī)體系結(jié)構(gòu)領(lǐng)域,體系結(jié)構(gòu)的設(shè)計(jì)和評(píng)估需要科研人員反復(fù)對(duì)計(jì)算機(jī)體系結(jié)構(gòu)進(jìn)行修改和性能測(cè)試。由于硬件靈活性差且生產(chǎn)代價(jià)高,體系結(jié)構(gòu)模擬器作為一種重要的設(shè)計(jì)和評(píng)估軟件,已廣泛應(yīng)用于體系結(jié)構(gòu)設(shè)計(jì)和評(píng)估的方方面面。隨著多核技術(shù)的發(fā)展和成熟,全系統(tǒng)多核模擬器開始發(fā)揮越來越重要的作用。但是為了保證周期精確性,目前主流的多核模擬器的功能模擬模型和時(shí)序模擬模型采用緊耦合的連接方式,交互十分復(fù)雜,從而導(dǎo)致可擴(kuò)展性差和性能低下。 本文首先系統(tǒng)地分析了模擬器周期精確性的影響因素,主要包括分支預(yù)測(cè)錯(cuò)誤、共享數(shù)據(jù)的訪問順序、中斷和異常的處理以及共享頁(yè)表的訪問順序四個(gè)因素。在此基礎(chǔ)上,本文提出了一種松耦合結(jié)構(gòu)的功能優(yōu)先的多核全系統(tǒng)模擬器——Transformer。為了保證模擬器的周期精確性,Transformer設(shè)計(jì)了輕量級(jí)的錯(cuò)誤路徑模塊、共享內(nèi)存訪問模塊、共享頁(yè)表訪問模塊和中斷及異常處理模塊。而為了提高模擬器的可擴(kuò)展性,Transformer為功能模擬模型和時(shí)序模擬模型定義了體系結(jié)構(gòu)無(wú)關(guān)的通用接口。最后,Transformer松耦合的設(shè)計(jì)去除了功能模擬模型與時(shí)序模擬模型之間復(fù)雜的交互,從而可以進(jìn)一步并行功能和時(shí)序模擬模型以提高模擬器速度。 實(shí)驗(yàn)數(shù)據(jù)表明,在相同精確性的情況下,與主流緊耦合多核模擬器相比,Transformer通過功能和時(shí)序模擬模型的簡(jiǎn)單交互取得了8.4%的加速。在實(shí)現(xiàn)了功能與時(shí)序模擬模型并行的情況下,Transformer可以達(dá)到35.3%的加速。為了驗(yàn)證Transformer的可擴(kuò)展性,本文在其基礎(chǔ)上擴(kuò)展了新的功能模擬模型QEMU從而支持X86模擬。這項(xiàng)擴(kuò)展工作由一名碩士生獨(dú)立完成,只需要修改180行代碼,總體耗時(shí)只需兩個(gè)月。
[Abstract]:In the field of computer architecture, the design and evaluation of architecture require repeated modifications and performance tests by researchers. As an important design and evaluation software, architecture simulator has been widely used in all aspects of architecture design and evaluation. However, in order to ensure the accuracy of the cycle, the functional simulation model and the timing simulation model of the mainstream multi-core simulator are tightly coupled and the interaction is very complex. This leads to poor scalability and low performance. In this paper, the factors affecting the accuracy of the simulator cycle are analyzed systematically, including branch prediction errors, access order of shared data, handling of interrupts and exceptions, and access order of shared page tables. In this paper, a loosely coupled multi-core full-system simulator, Transformer-based, is proposed. In order to ensure the cycle accuracy of the simulator, Transformer has designed a lightweight error path module, a shared memory access module. The shared page table access module and interrupt and exception handling module. In order to improve the extensibility of the simulator Transformer defines the architecture independent general interface for the functional simulation model and the timing simulation model. Finally, the transformer loosely coupled design. The complex interaction between the functional simulation model and the time series simulation model is removed. Thus, the parallel function and the time series simulation model can be further improved to improve the speed of the simulator. Experimental data show that, with the same accuracy, Compared with the mainstream tightly coupled multi-core simulator, Transformer achieved an acceleration of 8.4% through simple interaction between function and time series simulation model. When the function was parallel with the timing simulation model, Transformer could achieve 35.3% acceleration. To prove the extensibility of Transformer, This paper extends the new functional simulation model QEMU to support X86 simulation, which is completed by a master student independently, and only needs to modify 180 lines of code. The total time is only two months.
【學(xué)位授予單位】：復(fù)旦大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2012
【分類號(hào)】：TP303

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 顧靜,帥典勛,顧清;無(wú)失真并行數(shù)據(jù)壓縮的脈動(dòng)陣列ASIC設(shè)計(jì)[J];電子學(xué)報(bào);2000年09期

2 鄧震,張欣;一種視頻復(fù)合消隱信號(hào)再生芯片的VHDL設(shè)計(jì)[J];半導(dǎo)體技術(shù);2001年09期

3 張根周,高保嘉;CMOS標(biāo)準(zhǔn)單元版圖線網(wǎng)延遲的計(jì)算機(jī)時(shí)序模擬[J];微電子學(xué)與計(jì)算機(jī);1991年01期

4 劉春英;董克儉;;串行時(shí)鐘芯片DS1302與DSP的接口應(yīng)用[J];福建電腦;2006年03期

5 崔偉;馮長(zhǎng)江;丁國(guó)寶;;基于單片機(jī)的邊界掃描實(shí)驗(yàn)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J];計(jì)算機(jī)測(cè)量與控制;2009年08期

6 嚴(yán)立雄;ASIC驗(yàn)證技術(shù)[J];微處理機(jī);1997年01期

7 何濤勇;吳友宇;郭連波;;雙CAN控制器在整車顯示系統(tǒng)中的實(shí)現(xiàn)[J];武漢理工大學(xué)學(xué)報(bào)(信息與管理工程版);2006年07期

8 杜敬倉(cāng);史小軍;;基于計(jì)算機(jī)并口的時(shí)序模擬及其在單片機(jī)ISP中的應(yīng)用[J];電子工程師;2007年01期

9 王勝輝;律方成;張正平;李楠;;串行FLASH存儲(chǔ)器AT45DB041與單片機(jī)的接口設(shè)計(jì)及應(yīng)用[J];電測(cè)與儀表;2007年01期

10 蘇生;Dii　Semiconductor:定位獨(dú)特的公司[J];電子產(chǎn)品世界;2000年05期

相關(guān)會(huì)議論文 前1條

1 趙衛(wèi)杰;鄭建宏;;傳感器芯片在SOC設(shè)計(jì)中的應(yīng)用[A];全國(guó)第二屆信號(hào)處理與應(yīng)用學(xué)術(shù)會(huì)議專刊[C];2008年

相關(guān)博士學(xué)位論文 前1條

1 黃麗華;基于貝葉斯網(wǎng)絡(luò)時(shí)序模擬的配電系統(tǒng)可靠性評(píng)估[D];河北農(nóng)業(yè)大學(xué);2012年

相關(guān)碩士學(xué)位論文 前6條

1 肖榮榮;基于Bochs的X86小核前端時(shí)序模擬器的設(shè)計(jì)及優(yōu)化[D];北京郵電大學(xué);2012年

2 楊乾明;多核流體系結(jié)構(gòu)模擬器研究與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2008年

3 李苗苗;基于貝葉斯網(wǎng)絡(luò)時(shí)序模擬配電系統(tǒng)可靠性評(píng)估軟件[D];河北農(nóng)業(yè)大學(xué);2013年

4 郭倩倩;貝葉斯網(wǎng)絡(luò)在配電系統(tǒng)可靠性評(píng)估中的應(yīng)用研究[D];河北農(nóng)業(yè)大學(xué);2011年

5 鄔靜陽(yáng);基于CAMERA LINK接口的虛擬數(shù)字相機(jī)的研究[D];長(zhǎng)春理工大學(xué);2013年

6 李小明;基于FPGA的數(shù)字視頻遠(yuǎn)程傳輸技術(shù)的研究[D];長(zhǎng)春理工大學(xué);2012年

，

本文編號(hào)：1682596