發(fā)布時(shí)間：2018-03-28 16:39

  本文選題：數(shù)字射頻存儲器　切入點(diǎn)：射頻仿真　出處：《南京航空航天大學(xué)》2012年碩士論文

【摘要】：數(shù)字射頻存儲器(DRFM)通過對接收到的雷達(dá)高中頻信號進(jìn)行寬帶采樣、實(shí)時(shí)存儲、處理與重構(gòu)的方式來實(shí)現(xiàn)對雷達(dá)目標(biāo)回波信號的模擬。DRFM對目標(biāo)回波的模擬具有相干性好、模擬目標(biāo)速度、距離精確且可控等優(yōu)點(diǎn)，是射頻仿真系統(tǒng)中的關(guān)鍵組成部分。DRFM還可以產(chǎn)生各種假目標(biāo)欺騙干擾信號、噪聲干擾信號、背景雜波信號等，因而在電子對抗領(lǐng)域也有著廣泛的應(yīng)用。隨著現(xiàn)代通信、雷達(dá)技術(shù)的快速發(fā)展，特別是寬帶雷達(dá)系統(tǒng)發(fā)展所提出的需求，寬帶DRFM系統(tǒng)的研制已成為當(dāng)務(wù)之急。 本文結(jié)合某型號相參雷達(dá)目標(biāo)、雜波與欺騙干擾模擬器研制項(xiàng)目，針對項(xiàng)目提出的具體技術(shù)要求，展開了對寬帶DRFM系統(tǒng)硬件平臺的設(shè)計(jì)與實(shí)現(xiàn)工作。首先研究了寬帶DRFM系統(tǒng)的高速電路結(jié)構(gòu)，給出了以大容量FPGA、寬帶ADC和DAC器件為核心的系統(tǒng)實(shí)現(xiàn)方案。在此基礎(chǔ)上，依據(jù)自頂向下的設(shè)計(jì)方法，完成了系統(tǒng)硬件從最頂層架構(gòu)到最底層電路實(shí)現(xiàn)的詳細(xì)設(shè)計(jì)過程，對關(guān)鍵模塊的設(shè)計(jì)進(jìn)行了分析并給出了實(shí)物電路。完成了高速PCB電路的設(shè)計(jì)，并對系統(tǒng)中高速信號總線進(jìn)行了信號完整性分析。 其次，針對輸入雷達(dá)信號功率范圍較大的特點(diǎn)，給出了一種基于FPGA的數(shù)字自動(dòng)增益控制系統(tǒng)的實(shí)現(xiàn)方案，完成了硬件電路及軟件算法的設(shè)計(jì)與實(shí)現(xiàn)，結(jié)合模擬器下變頻網(wǎng)絡(luò)對該系統(tǒng)進(jìn)行了調(diào)試，仿真及實(shí)測結(jié)果均表明該自動(dòng)增益控制系統(tǒng)具有響應(yīng)時(shí)間短、增益調(diào)節(jié)精度高、系統(tǒng)參數(shù)控制靈活的特點(diǎn)。 最后，對寬帶DRFM系統(tǒng)的硬件進(jìn)行了調(diào)試，詳細(xì)分析了寬帶ADC和DAC模塊的性能指標(biāo)，研究了寄生信號電平產(chǎn)生的原理，，并分析了降低寄生信號電平的可能方法。在硬件調(diào)試的工作基礎(chǔ)上，結(jié)合模擬器軟件功能，對系統(tǒng)進(jìn)行了聯(lián)合調(diào)試，并給出了部分實(shí)測波形。最終測試結(jié)果表明，該寬帶DRFM系統(tǒng)具有500MHz以上的瞬時(shí)帶寬、-50dBc以上的雜散電平等特點(diǎn)，可實(shí)現(xiàn)寬帶相參雷達(dá)的目標(biāo)、欺騙干擾、窄帶噪聲模擬等功能，目標(biāo)距離模擬范圍可達(dá)200m~300km，目標(biāo)多普勒頻率模擬范圍-1MHz~1MHz，滿足了某型號雷達(dá)導(dǎo)引頭射頻仿真的需求，達(dá)到了預(yù)期的效果。
[Abstract]:Digital Radio Frequency memory (DRFM) achieves the simulation of radar target echo signal by wideband sampling, real-time storage, processing and reconstruction. DRFM has good coherence for target echo simulation. DRFM is the key component of radio frequency simulation system. DRFM can also produce all kinds of false target deceptive jamming signal, noise jamming signal, background clutter signal and so on. With the rapid development of modern communication and radar technology, especially the demand of broadband radar system, the development of broadband DRFM system has become an urgent task. In this paper, based on the development of a coherent radar target, clutter and deception jamming simulator, the specific technical requirements for the project are put forward. The design and implementation of the hardware platform of broadband DRFM system are carried out. Firstly, the high-speed circuit structure of broadband DRFM system is studied, and the system implementation scheme with large capacity FPGA, broadband ADC and DAC devices as the core is given. According to the top-down design method, the detailed design process of the system hardware from the top-level architecture to the lowest level circuit is completed, and the design of the key modules is analyzed and the physical circuit is given. The design of the high-speed PCB circuit is completed. The signal integrity of high speed signal bus in the system is analyzed. Secondly, in view of the large power range of input radar signal, a scheme of digital automatic gain control system based on FPGA is presented, and the hardware circuit and software algorithm are designed and implemented. The system is debugged with the down-conversion network of simulator. The simulation and the measured results show that the automatic gain control system has the characteristics of short response time, high precision of gain regulation and flexible control of system parameters. Finally, the hardware of broadband DRFM system is debugged, the performance index of broadband ADC and DAC module is analyzed in detail, and the principle of parasitic signal level generation is studied. On the basis of hardware debugging, combined with the software function of simulator, the system is debugged jointly, and some measured waveforms are given. The final test results show that, The wideband DRFM system has the characteristics of spurious level of the instantaneous bandwidth above 500MHz (-50dBc), and can realize the target, deceptive jamming and narrowband noise simulation of wideband coherent radar. The range of target range can be up to 300km and the range of Doppler frequency of target is -1MHz ~ (-1) MHz, which meets the requirements of a certain type of radar seeker radio frequency simulation and achieves the desired results.
【學(xué)位授予單位】：南京航空航天大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2012
【分類號】：TP333;TN957.51

【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 程嗣怡,吳華,王星;利用數(shù)字儲頻技術(shù)對綜合脈壓雷達(dá)實(shí)施干擾的研究及應(yīng)用[J];電訊技術(shù);2004年01期

2 趙書志;潘明海;;基于FPGA的數(shù)字射頻存儲器設(shè)計(jì)[J];電子測量技術(shù);2007年02期

3 張潔,趙國慶;正交DRFM的系統(tǒng)仿真及其信號頻譜分析[J];電子對抗技術(shù);2005年04期

4 韓俊寧;王曉燕;趙國慶;;準(zhǔn)數(shù)字示樣DRFM干擾的研究[J];電子信息對抗技術(shù);2006年02期

5 呂海濤;;數(shù)字射頻存儲器(DRFM)設(shè)計(jì)方法研究[J];火控雷達(dá)技術(shù);2009年03期

6 王小念;黨立坤;張建科;;反數(shù)字儲頻干擾雷達(dá)波形設(shè)計(jì)研究[J];火控雷達(dá)技術(shù);2009年04期

7 陶本仁;對抗欺騙干擾的技術(shù)途徑[J];航天電子對抗;1998年03期

8 王丹梅,張鴻喜;采用DRFM技術(shù)實(shí)現(xiàn)射頻仿真[J];航天電子對抗;1999年02期

9 孫少軍,許成君,江橋;PD雷達(dá)導(dǎo)引頭目標(biāo)信號的射頻仿真[J];航天電子對抗;2004年03期

10 王鐵,姜秋喜,畢大平,莫翠瓊;數(shù)字射頻存儲器在脈沖多普勒雷達(dá)噪聲干擾中的應(yīng)用[J];艦船電子對抗;2005年01期

相關(guān)博士學(xué)位論文 前2條

1 黎海濤;超寬帶雷達(dá)關(guān)鍵技術(shù)研究[D];電子科技大學(xué);2000年

2 劉忠;基于DRFM的線性調(diào)頻脈沖壓縮雷達(dá)干擾新技術(shù)[D];國防科學(xué)技術(shù)大學(xué);2006年

相關(guān)碩士學(xué)位論文 前10條

1 王福紅;對高重頻和連續(xù)波信號的DRFM干擾技術(shù)研究[D];西安電子科技大學(xué);2011年

2 唐雄;總線結(jié)構(gòu)的高速電路設(shè)計(jì)與信號完整性分析[D];南京航空航天大學(xué);2009年

3 于冰;相參雷達(dá)目標(biāo)模擬系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];南京航空航天大學(xué);2010年

4 張玉芳;基于DRFM的雷達(dá)干擾技術(shù)研究[D];西安電子科技大學(xué);2005年

5 包飛;DRFM系統(tǒng)研究[D];南京理工大學(xué);2006年

6 陳偉;高速互連信號完整性和電磁兼容設(shè)計(jì)[D];西安電子科技大學(xué);2006年

7 白宇佳;信號完整性分析及基于Cadence EDA的仿真自動(dòng)化技術(shù)研究[D];西安電子科技大學(xué);2006年

8 富雷雷;基于數(shù)字射頻存儲器的干擾調(diào)制研究[D];電子科技大學(xué);2007年

9 陳志偉;基于FPGA的線性調(diào)頻脈沖壓縮雷達(dá)目標(biāo)視頻信號模擬[D];南京理工大學(xué);2007年

10 苗旺;基于FPGA的雷達(dá)信號模擬器設(shè)計(jì)[D];北京理工大學(xué);2008年

本文編號：1677155