本文選題：多核處理器　切入點(diǎn)：事務(wù)級(jí)模型　出處：《國(guó)防科學(xué)技術(shù)大學(xué)》2013年碩士論文

【摘要】：信息技術(shù)的不斷發(fā)展,尤其是大數(shù)據(jù)時(shí)代的到來,需要計(jì)算機(jī)提供更加強(qiáng)大的數(shù)據(jù)處理能力。集成電路工藝的進(jìn)步,使片上處理器的多核架構(gòu)成為主流,但設(shè)計(jì)驗(yàn)證問題卻日趨嚴(yán)峻。統(tǒng)計(jì)數(shù)據(jù)表明,當(dāng)前驗(yàn)證工作已達(dá)整個(gè)設(shè)計(jì)工作的70%左右,設(shè)計(jì)缺陷分布中功能缺陷往往超過60%。傳統(tǒng)驗(yàn)證技術(shù)主要集中在寄存器傳輸級(jí)(Register Transfer Level,RTL)和門級(jí),因而驗(yàn)證效率低,擴(kuò)展性差。電子系統(tǒng)級(jí)(Electronic System Level,ESL)設(shè)計(jì)方法將設(shè)計(jì)層次從寄存器傳輸級(jí)轉(zhuǎn)移到更高的抽象層次,使驗(yàn)證工作能夠在系統(tǒng)設(shè)計(jì)的早期進(jìn)行,便于及早發(fā)現(xiàn)功能錯(cuò)誤,從而顯著提高多核處理器設(shè)計(jì)的功能驗(yàn)證效率和質(zhì)量。事務(wù)級(jí)建模(Transaction Level Modeling,TLM)是RTL與系統(tǒng)級(jí)的中間層次,遵循計(jì)算與通訊分離、時(shí)序與行為分離的理念進(jìn)行設(shè)計(jì),隱藏了不必要的計(jì)算和通信細(xì)節(jié),因而模型的可讀性更強(qiáng),規(guī)模也比低層小得多,可以在設(shè)計(jì)早期進(jìn)行體系結(jié)構(gòu)探索、軟硬件協(xié)同驗(yàn)證和系統(tǒng)級(jí)功能驗(yàn)證。多核處理器常用的事務(wù)級(jí)驗(yàn)證方法通常是分開單獨(dú)使用,由于缺乏統(tǒng)一的集成應(yīng)用環(huán)境,使用不方便,影響驗(yàn)證效率。本文針對(duì)當(dāng)前多核處理器事務(wù)級(jí)驗(yàn)證環(huán)境的不足,研究多核處理器事務(wù)級(jí)協(xié)同驗(yàn)證方法和集成驗(yàn)證環(huán)境問題,完成的主要工作和取得的主要研究成果如下:1)提出一種多核處理器事務(wù)級(jí)多視圖協(xié)同驗(yàn)證方法。該方法與傳統(tǒng)的多種驗(yàn)證技術(shù)分開單獨(dú)應(yīng)用不同,通過劃分多核處理器事務(wù)級(jí)模型的驗(yàn)證任務(wù),將模擬驗(yàn)證、形式驗(yàn)證(半形式驗(yàn)證)、應(yīng)用驗(yàn)證看作針對(duì)同一多核處理器事務(wù)級(jí)模型的三個(gè)不同驗(yàn)證視圖,每個(gè)驗(yàn)證視圖綜合利用業(yè)界先進(jìn)的驗(yàn)證工具,每類任務(wù)在相應(yīng)驗(yàn)證視圖下完成。通過設(shè)計(jì)多視圖協(xié)同驗(yàn)證方法流程和集成平臺(tái)構(gòu)建方案,實(shí)現(xiàn)驗(yàn)證數(shù)據(jù)共享和多視圖協(xié)同驗(yàn)證,從而實(shí)現(xiàn)多核處理器事務(wù)級(jí)建模驗(yàn)證一體化。與傳統(tǒng)驗(yàn)證方法相比,可有效提高多核處理器事務(wù)級(jí)驗(yàn)證的功能驗(yàn)證覆蓋率,加快驗(yàn)證進(jìn)程。2)提出了一種基于開放的多核事務(wù)級(jí)建模仿真平臺(tái)So CLib和Systen C庫(kù)構(gòu)建的多核處理器多視圖協(xié)同驗(yàn)證環(huán)境系統(tǒng)架構(gòu)。將多視圖協(xié)同驗(yàn)證環(huán)境架構(gòu)分為四個(gè)層次,基礎(chǔ)層和工具層是環(huán)境運(yùn)行基礎(chǔ),系統(tǒng)層和應(yīng)用層是環(huán)境運(yùn)行主體。用戶通過應(yīng)用層使用建模和驗(yàn)證工具,系統(tǒng)層控制驗(yàn)證視圖切換、驗(yàn)證工具選擇、驗(yàn)證數(shù)據(jù)生成和管理,工具層集成相關(guān)驗(yàn)證工具,基礎(chǔ)層提供基礎(chǔ)類庫(kù)、IP庫(kù)和運(yùn)行環(huán)境。該系統(tǒng)架構(gòu)可有效支持基于IP重用的多核處理器事務(wù)級(jí)快速建模和多視圖協(xié)同驗(yàn)證。3)根據(jù)所提出的多視圖協(xié)同驗(yàn)證環(huán)境系統(tǒng)架構(gòu),設(shè)計(jì)實(shí)現(xiàn)了一個(gè)多視圖協(xié)同驗(yàn)證環(huán)境原型MVIE。MVIE以System C庫(kù)和So CLib平臺(tái)為基礎(chǔ),使用Qt5開發(fā)統(tǒng)一的系統(tǒng)交互界面;使用XML工程配置文件和軟件界面控制方法實(shí)現(xiàn)多視圖的協(xié)同控制;使用XML Schema規(guī)范多視圖驗(yàn)證數(shù)據(jù)描述,通過XML驗(yàn)證數(shù)據(jù)集實(shí)現(xiàn)驗(yàn)證數(shù)據(jù)的共享和有效管理;采用目錄管理、外部調(diào)用等技術(shù)方法實(shí)現(xiàn)多工具集成和共享庫(kù)管理。實(shí)驗(yàn)結(jié)果表明,多視圖協(xié)同驗(yàn)證環(huán)境原型MVIE能夠?qū)崿F(xiàn)多視圖靈活切換,免除了傳統(tǒng)單視圖驗(yàn)證時(shí)轉(zhuǎn)換驗(yàn)證環(huán)境的繁瑣過程,實(shí)現(xiàn)了多核處理器事務(wù)級(jí)建模驗(yàn)證的一體化,能有效加快多視圖協(xié)同驗(yàn)證進(jìn)程,試用效果良好。
[Abstract]:This paper proposes a multi - core processor transaction level multi - view collaborative verification method . A multi - view collaborative verification environment system architecture based on open multi - core transaction level modeling simulation platform So CLib and Systen C library is proposed . The multi - view collaborative verification environment architecture is divided into four levels .

【學(xué)位授予單位】：國(guó)防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2013
【分類號(hào)】：TP332
，

本文編號(hào)：1674824