本文選題：片上網絡　切入點：開關分配　出處：《國防科學技術大學》2014年碩士論文

【摘要】：隨著片上所能集成處理器核數的不斷增加,片上網絡技術的重要性日漸明顯,正逐漸成為影響片上多核系統(tǒng)性能的瓶頸。開關分配作為片上網絡路由器中的關鍵部件,其性能對路由器以及整個片上網絡的性能都會產生很大影響,已成為片上網絡研究的熱點。傳統(tǒng)的開關分配方法基于長報文設計,而片上網絡中多為短報文,傳統(tǒng)的開關分配方法已不適應片上網絡的需要。因此,如何針對片上網絡短報文占優(yōu)的特性,設計單周期可實現的、高效的開關分配方法,成為片上網絡性能提高的關鍵�；谏鲜鰡栴},本文將從以下四個方面展開研究:1.深入了解片上網絡和開關分配方法的發(fā)展現狀,對傳統(tǒng)開關分配方法進行分析總結。深入研究片上網絡報文傳輸的特性及其給開關分配方法設計帶來的挑戰(zhàn),對已有的針對片上網絡的高效開關分配方法進行分析總結,為設計高效的片上網絡開關分配方法奠定基礎。2.基于對片上網絡高效開關分配方法的分析結果,提出將高效開關分配方法應用到典型低延遲路由器上來提高網絡性能的方法。通過在低延遲路由器上實現高效的開關分配方法TS-Router等,極大降低了數據包傳輸的延遲,提高了網絡吞吐率。3.針對片上網絡輸入端緩存結構路由器中存在的頭阻塞效應,提出了一種新的基于動態(tài)調度的開關分配方法Reorder Buffer。該方法通過對緩存在路由器輸入端的報文順序進行調度,減少了開關分配階段的沖突,提高了分配過程的匹配效率。使用Booksim模擬器進行性能分析的結果表明,Reorder Buffer可以有效降低網絡延遲,提高吞吐率,其性能優(yōu)于當前性能最好的開關分配方法TS-Router。4.基于降低片上網絡延遲的需要,提出了將高階拓撲應用到片上網絡并結合高效開關分配策略以提高網絡性能的方法。該方法將典型的高級拓撲Dragonfly布置在片上網絡,并評測了在使用TS-Router等高效開關分配方法時的性能。實驗證明,高階拓撲可以有效降低片上網絡延遲;在使用特定路由算法的情況下,高效開關分配方法可以進一步提高性能。綜上所述,本文圍繞“片上網絡開關分配設計”這一目標,基于對片上網絡特性的分析,優(yōu)化設計了片上網絡中的開關分配方法,并結合其他先進的片上網絡技術使網絡性能進一步提升。因此,本文解決了片上網絡開關分配的一些實際問題,具有一定的工程價值和理論意義。
[Abstract]:With the increasing number of on-chip integrated processor cores, the importance of on-chip network technology is becoming more and more important, which is becoming a bottleneck affecting the performance of on-chip multi-core systems. Switch allocation is a key component in on-chip network routers. Its performance has a great impact on the performance of routers and the whole on-chip network, and has become a hot spot in the research of on-chip networks. The traditional switch allocation method is based on the design of long packets, while the on-chip network is mostly short packets. The traditional switch allocation method can not meet the needs of the on-chip network. Therefore, how to design a single cycle and efficient switch allocation method for the advantage of short packet on chip network. It is the key to improve the performance of on-chip network. Based on the above problems, this paper will carry out research on the following four aspects: 1.To understand the current situation of on-chip network and switch allocation methods. The traditional switch allocation method is analyzed and summarized. The characteristics of on-chip network message transmission and the challenges it brings to the design of switch assignment method are deeply studied, and the existing efficient switch allocation methods for on-chip network are analyzed and summarized. Laying a foundation for the design of efficient on-chip network switch allocation method. 2. Based on the analysis results of the on-chip network efficient switch allocation method, This paper presents a method to improve network performance by applying efficient switch allocation method to typical low-delay routers, which can greatly reduce the delay of packet transmission by implementing an efficient switch allocation method, TS-Router, on low-delay routers. The efficiency of network throughput is improved. 3. Aiming at the header blocking effect in the on-chip network input buffer structure router, In this paper, a new switch allocation method based on dynamic scheduling, Reorder buffer, is proposed, which reduces the conflict in the switch allocation phase by scheduling the sequence of packets cached at the input end of the router. The results of performance analysis using Booksim simulator show that reorder Buffer can effectively reduce network latency and increase throughput. Its performance is superior to the current best switch allocation method TS-Router.4.Based on the need to reduce the on-chip network delay, This paper presents a method to improve the network performance by applying high order topology to the on-chip network and combining the efficient switch allocation strategy. In this method, the typical high-level topology Dragonfly is arranged on the on-chip network. The performance of high-efficiency switch allocation methods such as TS-Router is evaluated. Experiments show that high-order topology can effectively reduce the on-chip network latency, and in the case of a specific routing algorithm, The efficient switch allocation method can further improve the performance. In summary, this paper optimizes the switch allocation method in the on-chip network based on the analysis of the characteristics of the on-chip network around the goal of "on-chip network switch allocation design". Combined with other advanced on-chip network technology, the network performance is further improved. Therefore, this paper solves some practical problems of on-chip network switch allocation, which has certain engineering value and theoretical significance.
【學位授予單位】：國防科學技術大學
【學位級別】：碩士
【學位授予年份】：2014
【分類號】：TP332

【相似文獻】

相關期刊論文 前10條

1 楊敏華;谷建華;周興社;;片上網絡[J];微處理機;2006年05期

2 鞠宏浩;顧華璽;尹小杰;;片上網絡中服務質量的研究[J];計算機與現代化;2009年04期

3 劉炎華;劉靜;賴宗聲;;片上網絡:新一代的片上系統(tǒng)結構[J];電子與封裝;2011年05期

4 唐名華;;兩種綜合流量模式對片上網絡性能影響分析[J];廣東石油化工學院學報;2011年04期

5 韋良芬;王勇;;片上網絡系統(tǒng)設計分析[J];吉首大學學報(自然科學版);2012年03期

6 王宏偉;陸俊林;佟冬;程旭;;層次化片上網絡結構的簇生成算法[J];電子學報;2007年05期

7 付方發(fā);張慶利;王進祥;喻明艷;孫玉峰;;支持多種流量分布的片上網絡性能評估技術研究[J];哈爾濱工業(yè)大學學報;2007年05期

8 王宏偉;陸俊林;佟冬;程旭;;層次化的片上網絡設計方法[J];北京大學學報(自然科學版);2007年05期

9 丁永文;劉建輝;;片上網絡體系結構設計分析[J];科技信息(學術研究);2007年31期

10 周干民;;片上網絡:下一代技術[J];商業(yè)文化(學術版);2007年06期

相關會議論文 前10條

1 白原;鄭焱;王紅;楊士元;;不規(guī)則結構片上網絡的測試方法研究[A];第六屆中國測試學術會議論文集[C];2010年

2 王祺;吳寧;葛芬;;片上網絡仿真與性能評估[A];全國第19屆計算機技術與應用（CACIS）學術會議論文集（上冊）[C];2008年

3 景乃鋒;毛志剛;;面向片上網絡的集成電路設計技術[A];第十屆中國科協(xié)年會信息化與社會發(fā)展學術討論會分會場論文集[C];2008年

4 付斌章;韓銀和;李華偉;李曉維;;面向高可靠片上網絡通信的低成本可重構路由算法[A];第六屆中國測試學術會議論文集[C];2010年

5 齊樹波;蔣江;李晉文;張民選;;面向片上網絡的多播吞吐率和能量模型[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術論壇論文集（B輯）[C];2011年

6 張熙敏;李晉文;肖立權;;基于逃逸通道的片上網絡擁塞緩解技術[A];第十六屆計算機工程與工藝年會暨第二屆微處理器技術論壇論文集[C];2012年

7 歐陽一鳴;朱兵;梁華國;;一種用于片上網絡的自適應路由算法[A];全國第19屆計算機技術與應用（CACIS）學術會議論文集（上冊）[C];2008年

8 蘇琦;李玉柏;王堅;;用OPNET實現片上網絡仿真[A];2008年中國西部青年通信學術會議論文集[C];2008年

9 歐陽一鳴;劉蓓;齊蕓;;三維片上網絡測試的時間優(yōu)化方法[A];第六屆中國測試學術會議論文集[C];2010年

10 彭�；�;尤志強;鄺繼順;張大方;;一種基于BFT型拓撲結構片上網絡低費用測試方法[A];第六屆中國測試學術會議論文集[C];2010年

相關重要報紙文章 前1條

1 清華大學微處理器與SOC 技術研究中心 陳磊 王驚雷 李兆麟 汪東升;片上網絡：解決CMP互連瓶頸[N];計算機世界;2005年

相關博士學位論文 前10條

1 王堅;片上網絡通信性能分析與優(yōu)化[D];電子科技大學;2011年

2 樂千榿;基于智能算法的片上網絡布局優(yōu)化研究[D];電子科技大學;2014年

3 秦明偉;片上網絡（NoC）業(yè)務量建模方法及應用研究[D];電子科技大學;2015年

4 周芳;片上網絡低功耗設計方法研究[D];南京航空航天大學;2015年

5 楊鵬飛;高可靠片上網絡關鍵技術研究[D];西安電子科技大學;2015年

6 王俊輝;高性能多核處理器的低功耗片上網絡研究[D];國防科學技術大學;2015年

7 李寶亮;片上網絡結構設計與性能分析關鍵技術研究[D];國防科學技術大學;2015年

8 馬立偉;專用片上網絡設計方法：通信建模、拓撲構造與自動生成[D];清華大學;2006年

9 趙建武;片上網絡系統(tǒng)可測試性設計及測試技術研究[D];電子科技大學;2009年

10 王煒;面向大規(guī)模片上多處理器的片上網絡關鍵技術研究[D];清華大學;2010年

相關碩士學位論文 前10條

1 王曉袁;片上網絡系統(tǒng)模型[D];西安電子科技大學;2008年

2 付方發(fā);片上網絡性能評估平臺設計[D];哈爾濱工業(yè)大學;2007年

3 王祺;基于應用的片上網絡設計與性能評估[D];南京航空航天大學;2009年

4 劉華;片上網絡多播通信關鍵技術研究[D];武漢理工大學;2011年

5 李慧;光片上網絡的可靠性研究[D];西安電子科技大學;2013年

6 易恒柱;面向神經元動作電位分類的片上系統(tǒng)任務映射的研究[D];哈爾濱工業(yè)大學;2015年

7 李盛楠;基于Spike sorting的NoC-based CMP的研究與實現[D];哈爾濱工業(yè)大學;2015年

8 蔣珊珊;片上網絡感知故障容錯路由算法研究[D];電子科技大學;2015年

9 劉躍;2D Mesh片上網絡容錯路由算法設計與研究[D];電子科技大學;2014年

10 俞劍明;容偏差百核片上網絡設計與多核粒度建模[D];復旦大學;2014年

，

本文編號：1658182