本文選題：最壞情況下響應(yīng)時(shí)間　切入點(diǎn)：指令預(yù)取度　出處：《渤海大學(xué)學(xué)報(bào)(自然科學(xué)版)》2016年04期 　論文類型：期刊論文

【摘要】：對(duì)嵌入式多核實(shí)時(shí)系統(tǒng),為了保證任務(wù)的可調(diào)度性和可靠性,最壞情況下的性能是一個(gè)優(yōu)先考慮的問(wèn)題.順序指令預(yù)取可以提高實(shí)時(shí)任務(wù)的最壞情況下的性能,但對(duì)于實(shí)時(shí)系統(tǒng)中不同的子任務(wù),在不同預(yù)取度下,指令預(yù)取獲得的最壞情況下性能效率也不同,因此會(huì)影響整個(gè)實(shí)時(shí)系統(tǒng)的最壞情況下響應(yīng)時(shí)間WCRT(Worst-Case Response Time).本文利用緩存劃分技術(shù)消除多核實(shí)時(shí)系統(tǒng)中多個(gè)子任務(wù)在共享緩存上的干擾,然后提出了多核實(shí)時(shí)系統(tǒng)的WCRT優(yōu)化方法.該方法建立ILP(Integer-Linear Programming)方程,通過(guò)調(diào)整共享緩存劃分因子和系統(tǒng)中子任務(wù)的指令預(yù)取度來(lái)最小化系統(tǒng)的WCRT.實(shí)驗(yàn)對(duì)多核上的DEBIE系統(tǒng)進(jìn)行實(shí)例分析,結(jié)果表明優(yōu)化算法在保證DEBIE系統(tǒng)滿足時(shí)間截止期的情況下,使得優(yōu)化后的WCRT比不同預(yù)取度下的WCRT平均減少12.2%.
[Abstract]:In order to ensure the schedulability and reliability of the task, the performance in the worst case is a priority for the embedded multi-verification system. Order instruction prefetching can improve the performance of the real-time task in the worst case. However, for different subtasks in real-time systems, the performance efficiency of instruction prefetching is also different in the worst case of instruction prefetching under different prefetching degrees. Therefore, the response time of the whole real-time system will be affected in the worst case, WCRT(Worst-Case Response time. In this paper, the buffer partition technique is used to eliminate the interference of multiple sub-tasks on the shared cache in the multi-verification system. Then the WCRT optimization method for the system with multiple verification is proposed. The ILP(Integer-Linear programming equation is established by this method. By adjusting the shared buffer partition factor and the instruction prefetching degree of the system neutron task, the WCRTs are minimized. The experimental results show that the optimization algorithm can ensure that the DEBIE system meets the deadline. The results show that the optimized WCRT can reduce the average WCRT by 12. 2% compared with that of different prefetching degree.
【作者單位】： 渤海大學(xué)數(shù)理學(xué)院;渤海大學(xué)信息科學(xué)與技術(shù)學(xué)院;
【基金】：遼寧省自然科學(xué)基金項(xiàng)目(No:LN2014160) 遼寧省教育廳項(xiàng)目(No:L2013424)
【分類號(hào)】：TP316.2;TP333

【相似文獻(xiàn)】

相關(guān)期刊論文 前7條

1 陳志堅(jiān);孟建熠;嚴(yán)曉浪;沙子巖;;基于神經(jīng)網(wǎng)絡(luò)的重構(gòu)指令預(yù)取機(jī)制及其可擴(kuò)展架構(gòu)[J];電子學(xué)報(bào);2012年07期

2 沈立,戴葵,王志英;以基本塊為單位的非順序指令預(yù)取[J];計(jì)算機(jī)工程與科學(xué);2003年04期

3 郭建軍;戴葵;王志英;;同步數(shù)據(jù)觸發(fā)體系結(jié)構(gòu)中指令預(yù)取技術(shù)研究[J];計(jì)算機(jī)工程與科學(xué);2009年08期

4 曾國(guó)蓀;;XT/AT系統(tǒng)中8088/286/386微處理器指令預(yù)取失效的分析[J];微處理機(jī);1991年04期

5 張駿;梅魁志;趙季中;;面向多核結(jié)構(gòu)的自適應(yīng)選擇性指令主動(dòng)推送技術(shù)[J];小型微型計(jì)算機(jī)系統(tǒng);2013年03期

6 劉振山,胖美云;PLC指令預(yù)取部件(IPU)的設(shè)計(jì)與實(shí)現(xiàn)[J];北京航空航天大學(xué)學(xué)報(bào);1992年03期

7 ;[J];;年期

相關(guān)碩士學(xué)位論文 前2條

1 龔帥帥;嵌入式處理器指令預(yù)取關(guān)鍵技術(shù)設(shè)計(jì)研究[D];浙江大學(xué);2010年

2 黨桂斌;指令CACHE結(jié)構(gòu)設(shè)計(jì)與系統(tǒng)級(jí)驗(yàn)證[D];國(guó)防科學(xué)技術(shù)大學(xué);2006年

，

本文編號(hào)：1637135