本文選題：時(shí)鐘共享多線程　切入點(diǎn)：處理單元　出處：《微電子學(xué)與計(jì)算機(jī)》2017年01期 　論文類型：期刊論文

【摘要】：針對時(shí)鐘共享多線程處理器(SMT_PAAG)中指令和數(shù)據(jù)存取速率的需求,提出了一種時(shí)鐘共享多線程處理器交叉存儲結(jié)構(gòu).該結(jié)構(gòu)分為數(shù)據(jù)交叉存儲和指令交叉存儲,其中數(shù)據(jù)交叉存儲實(shí)現(xiàn)了前向處理單元和多線程處理單元(Processing Element,PE)的數(shù)據(jù)交互、線程間數(shù)據(jù)交互以及線程內(nèi)部數(shù)據(jù)存取;指令交叉存儲實(shí)現(xiàn)了PE內(nèi)部線程的指令存取.在FPGA上實(shí)現(xiàn)結(jié)果表明,該交叉存儲結(jié)構(gòu)能夠滿足多線程處理器對于指令和數(shù)據(jù)存取速率的需求,最高工作頻率可達(dá)518.309 MHz.
[Abstract]:In order to meet the requirement of instruction and data access rate in clock shared multithread processor (SMT-PAAGG), a clock sharing multithread processor cross-storage architecture is proposed, which is divided into data cross-storage and instruction cross-storage. The data cross storage realizes the data interaction between the forward processing unit and the multithread processing unit processing element PE), the data exchange between threads and the data access within the thread. Instruction cross storage realizes instruction access of inner thread of PE. The result on FPGA shows that the cross storage structure can meet the requirement of instruction and data access rate of multi thread processor, and the highest working frequency can reach 518. 309 MHz.
【作者單位】： 西安郵電大學(xué)電子工程學(xué)院;西安郵電大學(xué)計(jì)算機(jī)學(xué)院;
【分類號】：TP302

【相似文獻(xiàn)】

相關(guān)會議論文 前1條

1 王永文;鄭倩冰;尹遠(yuǎn);孫彩霞;竇強(qiáng);;細(xì)粒度多線程處理器中前瞻性數(shù)據(jù)加載的設(shè)計(jì)與實(shí)現(xiàn)[A];2010年第16屆全國信息存儲技術(shù)大會（IST2010）論文集[C];2010年

相關(guān)重要報(bào)紙文章 前5條

1 李筻;防火墻進(jìn)入萬兆境界[N];中國計(jì)算機(jī)報(bào);2007年

2 張戈;天融信不做國外企業(yè)的買辦[N];電腦商報(bào);2007年

3 本報(bào)記者 邊歆;安全的一抹綠色[N];網(wǎng)絡(luò)世界;2008年

4 劉麗麗;POWER6的八大亮點(diǎn)[N];計(jì)算機(jī)世界;2007年

5 戈;天融信首款綠色安全平臺問世[N];電腦商報(bào);2008年

相關(guān)博士學(xué)位論文 前6條

1 陳紅洲;同時(shí)多線程處理器資源共享控制策略研究[D];浙江大學(xué);2009年

2 孫彩霞;同時(shí)多線程處理器中的資源分配策略研究[D];國防科學(xué)技術(shù)大學(xué);2006年

3 吳佳駿;多核多線程處理器上任務(wù)調(diào)度技術(shù)研究[D];中國科學(xué)院研究生院（計(jì)算技術(shù)研究所）;2006年

4 何立強(qiáng);同時(shí)多線程處理器前端系統(tǒng)的研究[D];中國科學(xué)院研究生院（計(jì)算技術(shù)研究所）;2004年

5 朱霞;線程級并行的硬件技術(shù)研究[D];西北工業(yè)大學(xué);2003年

6 李祖松;龍芯2號處理器多線程技術(shù)研究[D];中國科學(xué)院研究生院（計(jì)算技術(shù)研究所）;2006年

相關(guān)碩士學(xué)位論文 前10條

1 劉應(yīng)天;時(shí)鐘共享多線程處理單元的設(shè)計(jì)與實(shí)現(xiàn)[D];西安郵電大學(xué);2015年

2 王新剛;多線程處理器存儲結(jié)構(gòu)研究[D];西北工業(yè)大學(xué);2004年

3 張國杰;嵌入式Linux在多核多線程平臺上的移植研究與實(shí)現(xiàn)[D];重慶大學(xué);2008年

4 方先康;多核多線程處理器環(huán)境下軟件系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];北京郵電大學(xué);2008年

5 陳皓;多核多線程處理器模擬器的設(shè)計(jì)與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2008年

6 關(guān)海洋;基于同時(shí)多線程的取指控制機(jī)制研究[D];哈爾濱工程大學(xué);2012年

7 唐夷簡;芯片多線程處理器線程調(diào)度的性能測試與優(yōu)化研究[D];國防科學(xué)技術(shù)大學(xué);2009年

8 張朝中;同時(shí)多線程處理器性能與功耗改進(jìn)的研究[D];內(nèi)蒙古大學(xué);2011年

9 王慶成;面向IP包處理的硬件多線程處理器研究與設(shè)計(jì)[D];西安電子科技大學(xué);2010年

10 賀榮華;一種超長指令字同時(shí)多線程處理器的設(shè)計(jì)與分析[D];國防科學(xué)技術(shù)大學(xué);2005年

，

本文編號：1594675