本文選題：硅調(diào)試　切入點：片上網(wǎng)絡(luò)　出處：《湖南大學(xué)學(xué)報(自然科學(xué)版)》2015年04期 　論文類型：期刊論文

【摘要】：基于片上網(wǎng)絡(luò)(Network-on-Chip,NoC)技術(shù)的眾核處理器正成為當(dāng)前高性能處理器的設(shè)計焦點.傳統(tǒng)的調(diào)試系統(tǒng)結(jié)構(gòu)不能很好地應(yīng)用于眾核處理器體系結(jié)構(gòu),眾核處理器中蹤跡數(shù)據(jù)傳輸、調(diào)試事件傳播、時間戳同步等方面均面臨重大挑戰(zhàn).為解決上述問題,提出一種具有高帶寬、低資源消耗的獨立調(diào)試系統(tǒng)設(shè)計方法.該方法通過減少長互連線,提高了調(diào)試通道工作頻率,以較少的互連線即可實現(xiàn)高帶寬傳輸通道;同時調(diào)試組件采用分布式的對稱結(jié)構(gòu),具有良好的可擴(kuò)展性.在蹤跡數(shù)據(jù)傳輸結(jié)構(gòu)中,提出了一種帶寬平衡的非侵入式蹤跡數(shù)據(jù)導(dǎo)出方法,該方法通過軟硬協(xié)同方式來配置蹤跡通道仲裁的權(quán)重值,降低硬件復(fù)雜度.在調(diào)試事件的傳播上,構(gòu)建了與片上網(wǎng)絡(luò)拓?fù)湟恢碌氖录䝼鞑ゾW(wǎng)絡(luò),該網(wǎng)絡(luò)在易于物理實現(xiàn)的同時具有事件傳播延遲低的特點.在時間戳的同步方法上,提出了一種通過軟硬件協(xié)同的時間同步方式,以很小的硬件代價實現(xiàn)了較精確的時間戳同步.
[Abstract]:Multi-core processor based on Network-on-ChipNOC (on-chip network) technology is becoming the focus of high performance processor design. The traditional debugging system structure can not be applied to the multi-core processor architecture and trace data transmission in multicore processor. Debugging event propagation and timestamp synchronization are all facing great challenges. In order to solve the above problems, an independent debugging system design method with high bandwidth and low resource consumption is proposed. The working frequency of debugging channel is improved, and the high bandwidth transmission channel can be realized with fewer interconnections. At the same time, the debug component adopts distributed symmetric structure, which has good scalability. In this paper, a bandwidth-balanced non-intrusive method for trace data export is proposed. The method configures the weight of trace channel arbitration in a soft and hard cooperative way and reduces the hardware complexity. An event propagation network, which is consistent with the on-chip network topology, is constructed. The network is easy to realize physically and has the characteristics of low event propagation delay. In the time stamp synchronization method, a time synchronization method based on hardware and software cooperation is proposed. More accurate timestamp synchronization is realized at a low hardware cost.
【作者單位】： 國防科技大學(xué)計算機(jī)學(xué)院;
【基金】：國家自然科學(xué)基金資助項目(61202122,61402497,61173016)~~
【分類號】：TP332

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 劉磊;鄒候文;唐屹;;一種可編程安全處理器體系結(jié)構(gòu)的研究與實現(xiàn)[J];廣州大學(xué)學(xué)報(自然科學(xué)版);2006年04期

2 張錚;趙榮彩;顏峻;邰銘;陳科;;網(wǎng)絡(luò)處理器體系結(jié)構(gòu)和應(yīng)用綜述[J];信息工程大學(xué)學(xué)報;2006年04期

3 張怡,孫志剛;基于IPSec的下一代高性能安全處理器的體系結(jié)構(gòu)[J];國防科技大學(xué)學(xué)報;2003年02期

4 岳虹;戴葵;王志英;;一種面向數(shù)字信號處理的嵌入式處理器體系結(jié)構(gòu)設(shè)計[J];計算機(jī)工程與科學(xué);2006年10期

5 許珊琳;;適合嵌入應(yīng)用的嵌入式處理器[J];中國集成電路;2009年02期

6 張磊;王穎;陳云霽;徐志偉;張立新;;可重塑處理器:用戶可定義的加速器中處理器架構(gòu)[J];網(wǎng)絡(luò)新媒體技術(shù);2012年06期

7 Robert Cravotta;;一個處理器能兼顧控制與信號處理嗎?[J];電子設(shè)計技術(shù);2002年07期

8 朱丹;李暾;郭陽;李思昆;;微處理器體系結(jié)構(gòu)級測試程序自動生成技術(shù)[J];軟件學(xué)報;2005年12期

9 ;高性能處理器云集市場[J];每周電腦報;1997年15期

10 鐘冬慶;;嵌入式DSP處理器的體系結(jié)構(gòu)設(shè)計[J];微計算機(jī)信息;2006年29期

相關(guān)會議論文 前2條

1 宋緋;劉曉寧;;DSP/MCU結(jié)構(gòu)的新型處理器[A];第九屆全國青年通信學(xué)術(shù)會議論文集[C];2004年

2 趙秋平;楊燦群;王鋒;;LBM算法在Cell處理器上的實現(xiàn)和優(yōu)化[A];2008'中國信息技術(shù)與應(yīng)用學(xué)術(shù)論壇論文集（二）[C];2008年

相關(guān)重要報紙文章 前10條

1 ;處理器上演多核大戲[N];計算機(jī)世界;2005年

2 清華大學(xué)微處理器與SoC技 術(shù)研究中心 王海霞 汪東升;顛覆傳統(tǒng)理念[N];計算機(jī)世界;2005年

3 清華大學(xué)微處理器與SoC技術(shù)研究 中心 汪東升 王海霞 張悠慧 李兆麟;CMP 開啟處理器效能時代[N];計算機(jī)世界;2005年

4 江蘇 netfan;體現(xiàn)速度與性能[N];電腦報;2004年

5 清華大學(xué)微處理器與SoC技術(shù)研究中心 汪東升;多核技術(shù)天地廣闊[N];計算機(jī)世界;2006年

6 ;MontaVista Linux 2．1跨平臺[N];中國計算機(jī)報;2002年

7 ;CPU技術(shù)進(jìn)步牛氣沖天[N];計算機(jī)世界;2004年

8 學(xué)健 編譯;Linux：一種趨勢[N];計算機(jī)世界;2001年

9 王曉豐;IA架構(gòu)+WS 2003 ：天衣無縫的配合[N];中國計算機(jī)報;2003年

10 ;網(wǎng)捷MPLS產(chǎn)品又添新功能[N];通信產(chǎn)業(yè)報;2001年

相關(guān)博士學(xué)位論文 前10條

1 魏繼增;可配置可擴(kuò)展處理器關(guān)鍵問題研究[D];天津大學(xué);2010年

2 霍文捷;嵌入式處理器安全運行機(jī)制的研究與設(shè)計[D];華中科技大學(xué);2010年

3 從明;類數(shù)據(jù)流驅(qū)動的分片式處理器體系結(jié)構(gòu)[D];中國科學(xué)技術(shù)大學(xué);2009年

4 徐光;分片式流處理器體系結(jié)構(gòu)[D];中國科學(xué)技術(shù)大學(xué);2010年

5 李勇;異步數(shù)據(jù)觸發(fā)微處理器體系結(jié)構(gòu)關(guān)鍵技術(shù)研究與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2007年

6 任永青;邏輯核動態(tài)可重構(gòu)的眾核處理器體系結(jié)構(gòu)[D];中國科學(xué)技術(shù)大學(xué);2010年

7 黎鐵軍;嵌入式流媒體處理器體系結(jié)構(gòu)技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2005年

8 黃海林;高可靠處理器體系結(jié)構(gòu)研究[D];中國科學(xué)院研究生院（計算技術(shù)研究所）;2006年

9 劉光輝;高效處理器容錯技術(shù)研究與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2013年

10 溫璞;面向科學(xué)計算的PIM體系結(jié)構(gòu)技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2007年

相關(guān)碩士學(xué)位論文 前10條

1 曾斌;分片式處理器體系結(jié)構(gòu)上的超塊優(yōu)化技術(shù)[D];中國科學(xué)技術(shù)大學(xué);2009年

2 黃冕;X處理器存儲一致性模型的研究與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2008年

3 趙燦明;分片式處理器上激進(jìn)執(zhí)行模型分析[D];中國科學(xué)技術(shù)大學(xué);2009年

4 劉晉汾;處理器描述語言的研究與應(yīng)用[D];解放軍信息工程大學(xué);2011年

5 邸志雄;多核包處理器數(shù)據(jù)控制總線技術(shù)研究[D];西安電子科技大學(xué);2010年

6 方紅霞;基于指令的處理器時延測試產(chǎn)生方法[D];中國科學(xué)院研究生院（計算技術(shù)研究所）;2005年

7 劉子揚;基于虛擬計算群的眾核處理器動態(tài)在線任務(wù)調(diào)度算法研究[D];上海交通大學(xué);2013年

8 董亞卓;循環(huán)陣列處理器體系結(jié)構(gòu)的關(guān)鍵技術(shù)研究與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2004年

9 黎寶峰;嵌入式DSP處理器的設(shè)計與驗證[D];湖南大學(xué);2003年

10 梁志勇;X處理器流指令發(fā)射機(jī)制研究及硬件實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2006年

，

本文編號：1588622