本文關(guān)鍵詞： 信號完整性 反射 串?dāng)_　出處：《電子器件》2014年06期 　論文類型：期刊論文

【摘要】：隨著處理器能力的增強(qiáng),對時(shí)鐘和數(shù)據(jù)傳輸?shù)乃俾室笠搽S之增強(qiáng),否則處理器能力就很難得到發(fā)揮。但是如果此時(shí)在設(shè)計(jì)中不充分考慮信號完整性問題,就很可能帶來性能甚至功能實(shí)現(xiàn)的問題,比如,調(diào)試中系統(tǒng)只能最高工作到某個(gè)頻率,而這個(gè)頻率卻是低于系統(tǒng)最優(yōu)工作頻率的,即系統(tǒng)只能降額工作,通常該類系統(tǒng)在設(shè)計(jì)中很可能遇到了信號完整性問題。針對移動(dòng)終端設(shè)計(jì)中(尤其是智能移動(dòng)終端)的實(shí)際案例進(jìn)行分析,包括進(jìn)行了必要的仿真,有效解決了項(xiàng)目研發(fā)過程中所遇到的由反射和串?dāng)_引起的信號完整性問題,在此基礎(chǔ)上,給出了工程設(shè)計(jì)中關(guān)于信號完整性設(shè)計(jì)的若干建議,作為后續(xù)相關(guān)高速信號完整性工程設(shè)計(jì)實(shí)踐的參考。
[Abstract]:With the enhancement of processor power, the rate requirement for clock and data transmission will increase, otherwise the processor power will be difficult to develop. But if the signal integrity problem is not fully considered in the design at this time, For example, in debugging, the system can only work to a certain frequency, and this frequency is lower than the optimal operating frequency of the system, that is, the system can only reduce the amount of work. Usually, this kind of system is likely to encounter the problem of signal integrity in the design. The actual case of mobile terminal design (especially intelligent mobile terminal) is analyzed, including the necessary simulation. The problem of signal integrity caused by reflection and crosstalk in the process of project development is solved effectively. On the basis of this, some suggestions on signal integrity design in engineering design are given. It is a reference for the design practice of correlative high-speed signal integrality engineering.
【作者單位】： 中興通訊股份有限公司;
【分類號】：TP332

【參考文獻(xiàn)】

相關(guān)期刊論文 前3條

1 周洪亮;劉志遠(yuǎn);;基于IBIS模型的仿真在電路設(shè)計(jì)中的應(yīng)用[J];安全與電磁兼容;2006年03期

2 王月芳;;信號完整性的SI設(shè)計(jì)規(guī)劃問題的淺析[J];黑龍江科技信息;2010年35期

3 張汝金,劉琨;基于Cadence的高速PCB設(shè)計(jì)[J];西南民族大學(xué)學(xué)報(bào)(自然科學(xué)版);2004年06期

相關(guān)博士學(xué)位論文 前2條

1 陳建華;PCB傳輸線信號完整性及電磁兼容特性研究[D];西安電子科技大學(xué);2010年

2 尚玉玲;高速互連串?dāng)_型故障測試研究[D];西安電子科技大學(xué);2009年

【共引文獻(xiàn)】

相關(guān)期刊論文 前5條

1 梁龍;;基于信號完整性分析的高速PCB設(shè)計(jì)[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2010年10期

2 甘雨;;電路仿真軟件的特點(diǎn)和選用[J];電子世界;2012年21期

3 龐宗強(qiáng);王志成;宋艷軍;李聰;;SigXplorer在星載設(shè)備信號完整性設(shè)計(jì)中的應(yīng)用[J];安全與電磁兼容;2013年04期

4 呂強(qiáng);韓警;侯旭潔;;ARINC659底板總線設(shè)計(jì)與仿真[J];電子測量技術(shù);2014年12期

5 付海軍;;GNSS接收機(jī)印制板電磁兼容設(shè)計(jì)[J];數(shù)字技術(shù)與應(yīng)用;2014年02期

相關(guān)會議論文 前1條

1 張浩;王睿;高昆;;基于信號完整性分析的DSP視頻處理系統(tǒng)的設(shè)計(jì)[A];中國儀器儀表學(xué)會第十一屆青年學(xué)術(shù)會議論文集[C];2009年

相關(guān)博士學(xué)位論文 前1條

1 黃華;電磁兼容混響室內(nèi)電磁場的均勻性分析及其應(yīng)用研究[D];西安電子科技大學(xué);2011年

相關(guān)碩士學(xué)位論文 前10條

1 梁龍;自組織遠(yuǎn)距離無線通信系統(tǒng)節(jié)點(diǎn)設(shè)計(jì)[D];中北大學(xué);2011年

2 張玉霞;模數(shù)混合電路電磁兼容性分析方法的研究[D];哈爾濱工業(yè)大學(xué);2010年

3 王麗莉;基于CPCI光纖傳輸卡的設(shè)計(jì)與研究[D];中北大學(xué);2012年

4 盧宇;基于DaVinci DSP的DVR系統(tǒng)硬件設(shè)計(jì)[D];浙江大學(xué);2008年

5 賈凱賓;高速數(shù)字PCB互連設(shè)計(jì)信號完整性研究[D];南京理工大學(xué);2008年

6 王曉亮;OSDR5000高速數(shù)據(jù)處理系統(tǒng)的信號完整性設(shè)計(jì)[D];山東大學(xué);2008年

7 歸敏丹;“聚芯”SoC的IBIS仿真模型的研究及應(yīng)用[D];江南大學(xué);2008年

8 黨偉;CPCI架構(gòu)MVB通信卡硬件設(shè)計(jì)與實(shí)現(xiàn)[D];大連理工大學(xué);2008年

9 劉李明;基于FPGA的通用實(shí)時(shí)信號處理系統(tǒng)的硬件設(shè)計(jì)與實(shí)現(xiàn)[D];北京工業(yè)大學(xué);2009年

10 信侃;基于Cadence軟件的高速AD電路設(shè)計(jì)與仿真[D];哈爾濱工業(yè)大學(xué);2008年

【二級參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 黎淑蘭;劉元安;唐碧華;;降低有損耦合微帶線間串?dāng)_的方法分析[J];電波科學(xué)學(xué)報(bào);2006年04期

2 吳君;王魯豫;;平行帶狀線間加孔柵的抗耦合干擾技術(shù)研究[J];電子科技大學(xué)學(xué)報(bào);2006年02期

3 張金林;沈緒榜;陳朝陽;;SoC中IP核間互聯(lián)總線完整性故障測試模型[J];電子科技大學(xué)學(xué)報(bào);2007年03期

4 王巍;陳丹;李文[，

本文編號：1537366