本文關(guān)鍵詞： 可配置 EDGE處理器 體系結(jié)構(gòu) 執(zhí)行單元　出處：《哈爾濱工業(yè)大學(xué)》2013年碩士論文　論文類型：學(xué)位論文

【摘要】：隨著人們對(duì)處理器各方面的要求越來(lái)越高，傳統(tǒng)的超標(biāo)量處理器因發(fā)展受阻而難以為繼，分片式處理器結(jié)構(gòu)應(yīng)運(yùn)而生，具有塊原子性、顯式通信等特點(diǎn)的EDGE（Explicit Data Graph Execution）指令集體系結(jié)構(gòu)因?yàn)檫m應(yīng)分片式處理器而得到廣泛應(yīng)用，采用EDGE指令集體系結(jié)構(gòu)、具有可配置功能的的處理器被稱為可配置EDGE處理器，其中，可配置功能是指EDGE處理器能夠根據(jù)程序或線程的不同而采用不同的物理核數(shù)構(gòu)成邏輯核對(duì)其進(jìn)行處理，所以可配置EDGE處理器具有更高的靈活性、適應(yīng)性，從而也成為國(guó)內(nèi)外研究熱點(diǎn)；由于執(zhí)行單元是處理器中舉足輕重的一環(huán)，本文主要針對(duì)可配置EDGE處理器的執(zhí)行單元進(jìn)行了詳細(xì)的研究與設(shè)計(jì)。 經(jīng)典標(biāo)量、超標(biāo)量處理器的執(zhí)行單元通常只包含簡(jiǎn)單的算術(shù)邏輯單元、保留站等結(jié)構(gòu)；EDGE處理器的執(zhí)行單元除了包含算術(shù)邏輯單元外，還包含支持塊原子性特點(diǎn)的指令緩沖、狀態(tài)緩沖、操作數(shù)緩沖等結(jié)構(gòu)，以及支持顯示通信特點(diǎn)的相應(yīng)功能結(jié)構(gòu)；可配置EDGE處理器的執(zhí)行單元除了包含一個(gè)特有的支持可配置功能的可配置機(jī)制外，它的指令緩沖、狀態(tài)緩沖、操作數(shù)緩沖、算術(shù)邏輯單元等結(jié)構(gòu)在數(shù)目上與EDGE處理器的執(zhí)行單元也有區(qū)別。 可配置EDGE處理器執(zhí)行單元的可配置機(jī)制調(diào)整出執(zhí)行當(dāng)前程序最合理的物理核數(shù)，指令緩沖、狀態(tài)緩沖、操作數(shù)緩沖均包含128個(gè)緩沖槽，剛好容納一個(gè)指令塊譯碼后的相應(yīng)信息，inst_select（指令選擇）結(jié)構(gòu)選擇出指令塊中能夠執(zhí)行的優(yōu)先級(jí)最高的一條指令，這條指令被稱為definite指令，，inst_read（指令讀�。┙Y(jié)構(gòu)從definite指令、兩條bypass（旁路）指令中選擇出能夠執(zhí)行的優(yōu)先級(jí)的最高一條指令，算數(shù)邏輯單元計(jì)算出最終選出的一條指令的結(jié)果。 對(duì)設(shè)計(jì)的可配置EDGE處理器執(zhí)行單元的具體結(jié)構(gòu)進(jìn)行了verilog實(shí)現(xiàn)、modelsim功能仿真和design compiler綜合后，結(jié)果表明，所設(shè)計(jì)的可配置EDGE處理器執(zhí)行單的具體結(jié)構(gòu)功能正確，能夠針對(duì)目前資源利用率的情況調(diào)整執(zhí)行程序的物理核數(shù)，能夠執(zhí)行一個(gè)指令塊中優(yōu)先級(jí)最高的一條指令，能夠硬件實(shí)現(xiàn)，采用smic18工藝庫(kù)時(shí)，能夠在235Mhz的頻率下工作。
[Abstract]:With the increasing demands on the processors, the traditional superscalar processors are difficult to continue because of the development of the traditional superscalar processors, and the chip processor architecture emerges as the times require, and it has block atomicity. The EDGE(Explicit Data Graph execution) instruction set architecture with the characteristics of explicit communication is widely used because it adapts to the chip processor. The processor with configurable function is called the configurable EDGE processor, which adopts the EDGE instruction set architecture. Configurable function means that the EDGE processor can be processed by using different physical kernel numbers according to the program or thread, so the configurable EDGE processor has higher flexibility and adaptability. Therefore, it has also become a research hotspot at home and abroad. As the execution unit is an important part of the processor, this paper mainly focuses on the detailed research and design of the execution unit of the configurable EDGE processor. The execution unit of a classical scalar processor usually contains only simple arithmetic logic units. In addition to arithmetic logic units, the execution units of edge processors with reserving stations also contain instruction buffers that support the atomicity of blocks. The execution unit of the configurable EDGE processor, in addition to a configurable mechanism supporting configurable functions, provides instruction buffering. The number of state buffers, operands buffers and arithmetic and logic units are different from those of EDGE processors. The configurable mechanism of the configurable EDGE processor execution unit adjusts the most reasonable number of physical cores, instruction buffers, state buffers and operands buffers for executing the current program, all of which contain 128 buffers. The instruction selection structure selects the highest priority instruction that can be executed in the instruction block. This instruction is called the definite instruction. In two Bypass-by-pass instructions, the highest priority instruction can be executed, and the arithmetic logic unit calculates the result of the final selected instruction. The concrete structure of the configurable EDGE processor execution unit is simulated by verilog and synthesized with design compiler. The results show that the concrete structure function of the configurable EDGE processor execution unit is correct. It can adjust the number of physical kernel of executing program according to the current resource utilization, can execute one instruction with the highest priority in an instruction block, can be realized by hardware, and can work at the frequency of 235MHz when using smic18 process library.
【學(xué)位授予單位】：哈爾濱工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2013
【分類號(hào)】：TP332

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 ;西門子選擇ADI和TTPCom開發(fā)新一代EDGE[J];通信世界;2004年23期

2 付琦;泰克為EDGE提供基站測(cè)試功能[J];郵電設(shè)計(jì)技術(shù);2004年08期

3 葉菊青;上海貝爾阿爾卡特助您輕松晉級(jí)EDGE[J];移動(dòng)通信;2004年09期

4 李志剛;Solid Edge軟件學(xué)習(xí)之我見[J];CAD/CAM與制造業(yè)信息化;2005年04期

5 ;戴爾推出全新四路PowerEdge服務(wù)器及管理軟件[J];CAD/CAM與制造業(yè)信息化;2005年05期

6 ;Dell新服務(wù)器PowerEdge 4200[J];中國(guó)青年科技;1997年07期

7 王;PowerEdge2300配置靈活,功能強(qiáng)大[J];中國(guó)計(jì)算機(jī)用戶;1998年19期

8 ;國(guó)際新聞[J];通信世界;2002年30期

9 ;諾基亞在泰國(guó)和菲律賓分別完成當(dāng)?shù)厥状蜤DGE測(cè)試呼叫[J];無(wú)線電工程;2003年06期

10 蘇珊;支持EDGE網(wǎng)絡(luò)的Intel手機(jī)處理器[J];電子設(shè)計(jì)應(yīng)用;2003年11期

相關(guān)會(huì)議論文 前10條

1 Michael A.Foley;;Creating Powerful Systematic Methods,Tools and Datasets for Understanding Human Biology and Disease and Applying Them to Leading-Edge Medical Challenges[A];2011年全國(guó)藥物化學(xué)學(xué)術(shù)會(huì)議——藥物的源頭創(chuàng)新論文摘要集[C];2011年

2 遲瑛;;基于GSM的第三代移動(dòng)通信過(guò)渡技術(shù)——EDGE[A];第十八屆中國(guó)（天津）’2004IT、網(wǎng)絡(luò)、信息技術(shù)、電子、儀器儀表創(chuàng)新學(xué)術(shù)會(huì)議論文集[C];2004年

3 ;Edge Preserving Smoothing for Oblique Images[A];中國(guó)科學(xué)院地質(zhì)與地球物理研究所二○○三學(xué)術(shù)論文匯編·第三卷(地球環(huán)境·工程地質(zhì)與災(zāi)害)[C];2003年

4 彭林;張小強(qiáng);劉德峰;謝倫國(guó);田祖?zhèn)?;一種挖掘多核處理器存儲(chǔ)級(jí)并行的算法[A];第15屆全國(guó)信息存儲(chǔ)技術(shù)學(xué)術(shù)會(huì)議論文集[C];2008年

5 陳虎;歐彥麟;陳海波;;面向多核處理器平臺(tái)的并行Hash JOIN算法設(shè)計(jì)與實(shí)現(xiàn)[A];NDBC2010第27屆中國(guó)數(shù)據(jù)庫(kù)學(xué)術(shù)會(huì)議論文集(B輯)[C];2010年

6 黃立偉;;湖南移動(dòng)EDGE網(wǎng)絡(luò)建設(shè)的思考[A];2004’中國(guó)通信學(xué)會(huì)無(wú)線及移動(dòng)通信委員會(huì)學(xué)術(shù)年會(huì)論文集[C];2004年

7 茍鵬飛;王詩(shī)博;楊兵;喻明艷;;改進(jìn)的基于O-GEHL預(yù)測(cè)技術(shù)的EDGE塊預(yù)測(cè)器[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（B輯）[C];2011年

8 周紀(jì)濤;郝鵬飛;;基站動(dòng)環(huán)監(jiān)控EDGE無(wú)線組網(wǎng)方案[A];通信電源新技術(shù)論壇——2008通信電源學(xué)術(shù)研討會(huì)論文集[C];2008年

9 陳虎;羅偉良;干蕓蕓;;Multi_MINT:一個(gè)基于MINT的多核處理器模擬器[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（B輯）[C];2011年

10 何軍;王飆;;通用多核處理器發(fā)展現(xiàn)狀和趨勢(shì)研究[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

相關(guān)重要報(bào)紙文章 前10條

1 潘志文 尤肖虎;EDGE：在GSM上起飛[N];通信產(chǎn)業(yè)報(bào);2003年

2 廣漢;為什么選擇EDGE？[N];通信產(chǎn)業(yè)報(bào);2004年

3 陳和利;EDGE能為我們帶來(lái)什么？[N];科技日?qǐng)?bào);2004年

4 ;EDGE：走上前臺(tái)加快商用[N];人民郵電;2004年

5 ;對(duì)EDGE發(fā)展前景的探討[N];人民郵電;2004年

6 ;諾基亞將出15款EDGE手機(jī)[N];計(jì)算機(jī)世界;2004年

7 ;破局EDGE的中國(guó)商用[N];中國(guó)高新技術(shù)產(chǎn)業(yè)導(dǎo)報(bào);2004年

8 艾力;愛立信EDGE解決方案簡(jiǎn)便經(jīng)濟(jì)[N];中國(guó)計(jì)算機(jī)報(bào);2004年

9 佘其炯;向第三代過(guò)渡的2.5G[N];網(wǎng)絡(luò)世界;2001年

10 實(shí)習(xí)記者 左高;TD數(shù)據(jù)卡：向TD—HSDPA/EDGE雙模發(fā)展[N];中國(guó)電子報(bào);2008年

相關(guān)博士學(xué)位論文 前10條

1 徐光;分片式流處理器體系結(jié)構(gòu)[D];中國(guó)科學(xué)技術(shù)大學(xué);2010年

2 孫濤;面向動(dòng)態(tài)異構(gòu)眾核處理器的任務(wù)調(diào)度研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2013年

3 劉德峰;面向存儲(chǔ)級(jí)并行的多核處理器關(guān)鍵技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2011年

4 李靜梅;多核處理器的設(shè)計(jì)技術(shù)研究[D];哈爾濱工程大學(xué);2010年

5 朱海濤;面向高密度計(jì)算的多核處理器結(jié)構(gòu)研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2011年

6 劉谷;可重構(gòu)眾核流處理器上的編譯與程序優(yōu)化技術(shù)[D];中國(guó)科學(xué)技術(shù)大學(xué);2013年

7 陳虎;面向應(yīng)用的指令集處理器關(guān)鍵技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2011年

8 黃立波;片上集群體系結(jié)構(gòu)關(guān)鍵技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2010年

9 張惠臻;可重構(gòu)指令集處理器設(shè)計(jì)中的軟件重定向關(guān)鍵技術(shù)研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2010年

10 許牧;可重構(gòu)眾核流處理器體系結(jié)構(gòu)關(guān)鍵技術(shù)研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2012年

相關(guān)碩士學(xué)位論文 前10條

1 羅江華;可配置EDGE處理器執(zhí)行單元的分析與設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2013年

2 鐘松延;可配置可擴(kuò)展處理器編譯器設(shè)計(jì)[D];天津大學(xué);2012年

3 郭友媛;云南移動(dòng)EDGE無(wú)線網(wǎng)規(guī)劃方案研究[D];電子科技大學(xué);2011年

4 董淑芬;EDGE終端射頻測(cè)試系統(tǒng)關(guān)鍵算法的設(shè)計(jì)與實(shí)現(xiàn)[D];武漢理工大學(xué);2012年

5 凌威;EDGE網(wǎng)絡(luò)優(yōu)化技術(shù)及其應(yīng)用研究[D];南京郵電大學(xué);2012年

6 云方;內(nèi)蒙古移動(dòng)EDGE網(wǎng)絡(luò)優(yōu)化及案例分析[D];北京郵電大學(xué);2011年

7 宋德光;EDGE網(wǎng)絡(luò)優(yōu)化研究[D];吉林大學(xué);2011年

8 趙麗麗;基于TTA內(nèi)核的流處理器設(shè)計(jì)的研究[D];上海交通大學(xué);2010年

9 董珍;異構(gòu)多核處理器的任務(wù)調(diào)度分配問(wèn)題及算法研究[D];哈爾濱工程大學(xué);2010年

10 徐波;EDGE協(xié)議驗(yàn)證系統(tǒng)物理層接口與控制子系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];北京郵電大學(xué);2010年

本文編號(hào)：1529340