本文關(guān)鍵詞： FPGA 通用處理器 SDRAM 數(shù)據(jù)傳輸　出處：《電子技術(shù)應(yīng)用》2014年08期 　論文類型：期刊論文

【摘要】：針對(duì)FPGA與通用處理器之間數(shù)據(jù)通信的方式,提出了基于包含SDRAM控制器的通用處理器與FPGA實(shí)現(xiàn)同步數(shù)據(jù)傳輸?shù)姆椒�。該方法通過在FPGA內(nèi)部構(gòu)建同步輸入/輸出接口STI(Synchronous Transmission Interface),將FPGA模擬為包含SDRAM控制器的通用處理器的外接SDRAM存儲(chǔ)器,從而實(shí)現(xiàn)FPGA與通用處理器之間的同步數(shù)據(jù)傳輸。經(jīng)理論分析和實(shí)際電路驗(yàn)證表明,對(duì)于FPGA與通用處理器之間的數(shù)據(jù)通信,在不增加任何硬件成本的前提下,采用該方法較傳統(tǒng)異步傳輸方法傳輸速率得到顯著的提升。
[Abstract]:For the data communication between FPGA and general purpose processor, This paper presents a method of synchronizing data transmission between a general processor and FPGA based on a SDRAM controller. By constructing a synchronous input / output interface (STI(Synchronous Transmission interface) within FPGA, FPGA is simulated as a general process with a SDRAM controller. Device's external SDRAM memory, Thus the synchronous data transmission between FPGA and universal processor can be realized. Theoretical analysis and practical circuit verification show that for the data communication between FPGA and universal processor, the hardware cost is not increased. Compared with the traditional asynchronous transmission method, the transmission rate of this method is significantly improved.
【作者單位】： 中國(guó)航天科工信息技術(shù)研究院;
【基金】：國(guó)家高技術(shù)研究發(fā)展計(jì)劃(863計(jì)劃)(2011AA120504)
【分類號(hào)】：TP334.7

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 ;Cirrus Logic推出嵌入式通用平臺(tái)SoC處理器EP9312[J];電子設(shè)計(jì)技術(shù);2003年12期

2 王寬;粟欣;張漢毅;王海軍;;基于通用處理器的多模無線通信硬件平臺(tái)實(shí)現(xiàn)[J];移動(dòng)通信;2010年10期

3 GBA;“中國(guó)芯”為什么?[J];數(shù)碼世界;2003年03期

4 劉京玲;龍芯二號(hào)面世[J];人工晶體學(xué)報(bào);2005年04期

5 王朋海;劉三寶;韓文報(bào);;整數(shù)GCD算法中的約簡(jiǎn)[J];信息工程大學(xué)學(xué)報(bào);2006年02期

6 王海濤;劉化君;;網(wǎng)絡(luò)處理器體系結(jié)構(gòu)及應(yīng)用現(xiàn)狀和發(fā)展趨勢(shì)[J];吉首大學(xué)學(xué)報(bào)(自然科學(xué)版);2006年02期

7 張福新;章隆兵;胡偉武;;基于SimpleScalar的龍芯CPU模擬器Sim-Godson[J];計(jì)算機(jī)學(xué)報(bào);2007年01期

8 職燕;;基于ARM的PC104/PLUS處理器模塊設(shè)計(jì)[J];桂林電子科技大學(xué)學(xué)報(bào);2008年04期

9 ;中國(guó)制造“魔方”躋身世界超級(jí)計(jì)算機(jī)前十[J];電子產(chǎn)品可靠性與環(huán)境試驗(yàn);2008年06期

10 ;我國(guó)首臺(tái)基于“龍芯3a”高性能計(jì)算機(jī)近日誕生[J];硅谷;2010年10期

相關(guān)會(huì)議論文 前10條

1 康婧;石盛平;江濤;郭健;;網(wǎng)絡(luò)處理器的發(fā)展及其技術(shù)[A];全國(guó)第一屆嵌入式技術(shù)聯(lián)合學(xué)術(shù)會(huì)議論文集[C];2006年

2 鐘婷;劉勇;李志軍;秦志光;;基于網(wǎng)絡(luò)處理器的IPv4／IPv6綜合防火墻體系結(jié)構(gòu)研究[A];全國(guó)網(wǎng)絡(luò)與信息安全技術(shù)研討會(huì)'2005論文集（上冊(cè)）[C];2005年

3 朱佳輝;張健;侯立剛;吳淞波;吳武臣;;基于FPGA的嵌入式32位RISC微處理器的設(shè)計(jì)和應(yīng)用實(shí)現(xiàn)[A];第七屆北京青年科技論文評(píng)選獲獎(jiǎng)?wù)撐募痆C];2003年

4 朱江;詹微;林勇;梁翰中;;MOTOROLA BSC多元維模式[A];四川省通信學(xué)會(huì)2007年學(xué)術(shù)年會(huì)論文集[C];2007年

5 李吉;徐勇軍;韓銀和;李曉維;;應(yīng)用于邏輯核的BIST關(guān)鍵技術(shù)研究[A];第三屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2004年

6 李冬華;趙學(xué)秘;李宗伯;李克洲;;領(lǐng)域內(nèi)可重構(gòu)功能單元自動(dòng)生成方法[A];2006年全國(guó)開放式分布與并行計(jì)算學(xué)術(shù)會(huì)議論文集（二）[C];2006年

7 張懿;王雪潔;趙勝穎;;嵌入式無線視頻監(jiān)控系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[A];第七屆全國(guó)信息獲取與處理學(xué)術(shù)會(huì)議論文集[C];2009年

8 段勃;王文迪;張春明;李想;;一種基于數(shù)據(jù)通路重構(gòu)的運(yùn)算加速平臺(tái)[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

9 張建宇;廖唯h，

本文編號(hào)：1494032