本文關鍵詞： 流水線 中央處理器 設計 指令集　出處：《實驗室研究與探索》2017年08期 　論文類型：期刊論文

【摘要】：提出了一種CPU設計方案,實現指令集為MIPS指令集中選取15條指令作為本CPU的基本指令,采用基本5步流水線CPU設計。分析了流水線CPU的邏輯結構與指令的處理過程,給出了取指階段IF、譯碼階段ID、執(zhí)行階段EX、內存訪問階段MEM、寄存器寫回階段WB階段的設計與實現。對流水線產生的相關性問題,采用Bubble法和Forwarding法相結合的方法來消除相關性,在FPGA平臺上進行了測試,測試結果表明,該方案符合設計要求。
[Abstract]:In this paper, a design scheme of CPU is proposed. The instruction set is selected 15 instructions from the MIPS instruction set as the basic instruction of this CPU. The basic five-step pipeline CPU design is adopted. The logical structure of pipeline CPU and the process of instruction processing are analyzed. Memory access phase MEM, register write back stage WB stage design and implementation. The method of combining Bubble method with Forwarding method is used to eliminate the correlation. The test results on FPGA platform show that the scheme meets the design requirements.
【作者單位】： 鄭州工程技術學院信息工程學院;河南經貿職業(yè)學院技術科學系;
【基金】：河南省科技攻關項目(172102210606) 河南省高等學校重點科研項目(17B520040)
【分類號】：TP332
【正文快照】： 0引言在工業(yè)設計和機器人研究中,微處理器作為控制部件的核心是設計的關鍵,其性能直接影響整個系統(tǒng)的性能。CPU作為微處理器的核心其設計得到很多學者的研究,劉明達在研究中很粗略的介紹了CPU各模塊的設計,何克東在研究教學實驗平臺中提到了如何設計高性能CPU,提到五級流水線C

【相似文獻】

相關期刊論文 前10條

1 洪龍;陳燕俐;朱梧i，

本文編號：1476564