本文關(guān)鍵詞：基于改進(jìn)CORDIC算法的FFT處理器設(shè)計(jì)與研究　出處：《華南理工大學(xué)》2013年碩士論文　論文類型：學(xué)位論文

  更多相關(guān)文章： CORDIC算法 FFT 蝶形運(yùn)算 迭代結(jié)構(gòu)

【摘要】：本文設(shè)計(jì)了一種基于改進(jìn)CORDIC算法的FFT處理器，該FFT處理器采用基于存儲(chǔ)器的迭代結(jié)構(gòu)，用CORDIC算法實(shí)現(xiàn)FFT運(yùn)算中的復(fù)數(shù)乘法運(yùn)算；FFT算法方面，采用按頻域抽取的基4算法，但是流水線結(jié)構(gòu)實(shí)現(xiàn)時(shí)復(fù)數(shù)加法器的有效利用率不高，本文對(duì)其進(jìn)行改進(jìn)，采用硬件復(fù)用的方法予以實(shí)現(xiàn)，通過(guò)一個(gè)四狀態(tài)的狀態(tài)機(jī)控制和調(diào)度復(fù)數(shù)加法器和復(fù)數(shù)減法器，減少了硬件開(kāi)銷。 在CORDIC乘法器設(shè)計(jì)中，當(dāng)旋轉(zhuǎn)角度所在象限區(qū)間不同時(shí)旋轉(zhuǎn)方向有時(shí)為順時(shí)針有時(shí)為逆時(shí)針?lè)较颍瑢?dǎo)致旋轉(zhuǎn)單元用到加減器，消耗了大量的硬件資源。本文對(duì)CORDIC算法進(jìn)行了改進(jìn)，，根據(jù)旋轉(zhuǎn)角度所在象限區(qū)間不同，提前交換x、y路數(shù)據(jù)，旋轉(zhuǎn)方向始終為單一方向，旋轉(zhuǎn)單元只用到加法器和減法器，減少了旋轉(zhuǎn)單元的硬件開(kāi)銷。 本文采用改進(jìn)后的CORDIC算法設(shè)計(jì)了一個(gè)1024點(diǎn)的定點(diǎn)格式的FFT處理器，并編寫(xiě)測(cè)試平臺(tái)對(duì)電路進(jìn)行了仿真驗(yàn)證，modelsim仿真波形驗(yàn)證了該電路功能和時(shí)序的正確性，將modelsim仿真輸出與matlab自帶fft函數(shù)輸出結(jié)果進(jìn)行比較，進(jìn)一步得到了FPGA的驗(yàn)證。在Altera cycloneII EP2C5F256C6器件上不加任何約束條件下進(jìn)行綜合，整個(gè)FFT電路消耗2857個(gè)LE，最高運(yùn)行頻率為99.48MHz。采用DesignCompiler在中芯國(guó)際（SMIC）的180nm工藝下進(jìn)行邏輯綜合，最高運(yùn)行頻率為149MHz，面積為1.502mm~2，動(dòng)態(tài)功耗為34.77mw、漏電功耗為18.8μw。
[Abstract]:In this paper , an FFT processor based on improved CORDIC algorithm is designed . The FFT processor uses a memory - based iterative structure to implement complex multiplication operations in FFT operations by CORDIC algorithm . In terms of FFT algorithm , the radix - 4 algorithm based on frequency domain extraction is adopted , but the effective utilization rate of complex adders is not high when the pipeline structure is realized , and hardware multiplexing is adopted to control and schedule complex adders and complex subtractor through a four - state state machine , so that the hardware cost is reduced . in that design of the CORDIC multiplier , when the quadrant section of the rotation angle doe not rotate in the clockwise direction and sometimes the counter - clockwise direction , the rotating unit is used as an adder and consume a large amount of hardware resources . In this paper , the improved CORDIC algorithm is used to design a 1024 - point FFT processor , and the test platform is programmed to verify the circuit . The modelsim simulation waveform verifies the correctness of the circuit function and timing . The simulation output of modelsim is compared with the output of matlab ' s own fft function . The maximum operating frequency is 149MHz , the area is 1.502mm ~ 2 , the dynamic power consumption is 34.77mw , and the leakage power consumption is 18.8 渭w .

【學(xué)位授予單位】：華南理工大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2013
【分類號(hào)】：TP332;TN402

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前9條

1 雷元武;周杰;葛穎增;竇勇;;并行CORDIC算法的研究及FPGA實(shí)現(xiàn)[J];計(jì)算機(jī)工程與科學(xué);2008年08期

2 李青,王能超,鄭楚光;可擴(kuò)展的旋轉(zhuǎn)因子表及FFT算法[J];計(jì)算機(jī)學(xué)報(bào);2002年04期

3 張曉鵬;段哲民;彭彬;霍健;;基于CORDIC算法的高速基-4FFT處理器設(shè)計(jì)[J];計(jì)算機(jī)測(cè)量與控制;2010年01期

4 吳桐慶;姚若河;;采用CORDIC流水線結(jié)構(gòu)的FFT處理器的改進(jìn)[J];微計(jì)算機(jī)信息;2007年03期

5 李成詩(shī),初建朋,李新兵,韓芳,蔣菱,賴宗聲,徐晨,景為平;基于CORDIC的一種高速實(shí)時(shí)定點(diǎn)FFT的FPGA實(shí)現(xiàn)[J];微電子學(xué)與計(jì)算機(jī);2004年04期

6 張?zhí)扈?;基于旋轉(zhuǎn)模式的改進(jìn)型CORDIC算法研究[J];微電子學(xué)與計(jì)算機(jī);2010年03期

7 劉紅俠;楊靚;黃巾;黃士坦;;可變長(zhǎng)FFT并行旋轉(zhuǎn)因子高效產(chǎn)生算法及實(shí)現(xiàn)[J];西安電子科技大學(xué)學(xué)報(bào);2009年03期

8 胡國(guó)榮;孫允恭;;CORDIC算法及其應(yīng)用[J];信號(hào)處理;1991年04期

9 胡金鳳;胡劍浩;;FFT/DFT旋轉(zhuǎn)因子生成算法誤差分析及修正[J];信號(hào)處理;2010年11期

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前5條

1 張劍鋒;基于改進(jìn)CORDIC算法的DDFS和FFT研究與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2011年

2 劉湘梅;數(shù)字信號(hào)處理中高速專用集成電路的設(shè)計(jì)研究[D];南京理工大學(xué);2006年

3 汪潤(rùn)來(lái);1024點(diǎn)復(fù)數(shù)專用FFT處理器的ASIC實(shí)現(xiàn)[D];電子科技大學(xué);2007年

4 文婧媛;基于CORDIC算法的高性能FFT設(shè)計(jì)與實(shí)現(xiàn)[D];南開(kāi)大學(xué);2009年

5 劉德福;通用高速FFT/IFFT處理器的設(shè)計(jì)與實(shí)現(xiàn)[D];西安電子科技大學(xué);2010年

本文編號(hào)：1435021