本文關鍵詞：基于改進CORDIC算法的FFT處理器設計與研究　出處：《華南理工大學》2013年碩士論文　論文類型：學位論文

  更多相關文章： CORDIC算法 FFT 蝶形運算 迭代結(jié)構(gòu)

【摘要】：本文設計了一種基于改進CORDIC算法的FFT處理器，該FFT處理器采用基于存儲器的迭代結(jié)構(gòu)，用CORDIC算法實現(xiàn)FFT運算中的復數(shù)乘法運算；FFT算法方面，采用按頻域抽取的基4算法，但是流水線結(jié)構(gòu)實現(xiàn)時復數(shù)加法器的有效利用率不高，本文對其進行改進，采用硬件復用的方法予以實現(xiàn)，通過一個四狀態(tài)的狀態(tài)機控制和調(diào)度復數(shù)加法器和復數(shù)減法器，減少了硬件開銷。 在CORDIC乘法器設計中，當旋轉(zhuǎn)角度所在象限區(qū)間不同時旋轉(zhuǎn)方向有時為順時針有時為逆時針方向，導致旋轉(zhuǎn)單元用到加減器，消耗了大量的硬件資源。本文對CORDIC算法進行了改進，，根據(jù)旋轉(zhuǎn)角度所在象限區(qū)間不同，提前交換x、y路數(shù)據(jù)，旋轉(zhuǎn)方向始終為單一方向，旋轉(zhuǎn)單元只用到加法器和減法器，減少了旋轉(zhuǎn)單元的硬件開銷。 本文采用改進后的CORDIC算法設計了一個1024點的定點格式的FFT處理器，并編寫測試平臺對電路進行了仿真驗證，modelsim仿真波形驗證了該電路功能和時序的正確性，將modelsim仿真輸出與matlab自帶fft函數(shù)輸出結(jié)果進行比較，進一步得到了FPGA的驗證。在Altera cycloneII EP2C5F256C6器件上不加任何約束條件下進行綜合，整個FFT電路消耗2857個LE，最高運行頻率為99.48MHz。采用DesignCompiler在中芯國際（SMIC）的180nm工藝下進行邏輯綜合，最高運行頻率為149MHz，面積為1.502mm~2，動態(tài)功耗為34.77mw、漏電功耗為18.8μw。
[Abstract]:In this paper , an FFT processor based on improved CORDIC algorithm is designed . The FFT processor uses a memory - based iterative structure to implement complex multiplication operations in FFT operations by CORDIC algorithm . In terms of FFT algorithm , the radix - 4 algorithm based on frequency domain extraction is adopted , but the effective utilization rate of complex adders is not high when the pipeline structure is realized , and hardware multiplexing is adopted to control and schedule complex adders and complex subtractor through a four - state state machine , so that the hardware cost is reduced . in that design of the CORDIC multiplier , when the quadrant section of the rotation angle doe not rotate in the clockwise direction and sometimes the counter - clockwise direction , the rotating unit is used as an adder and consume a large amount of hardware resources . In this paper , the improved CORDIC algorithm is used to design a 1024 - point FFT processor , and the test platform is programmed to verify the circuit . The modelsim simulation waveform verifies the correctness of the circuit function and timing . The simulation output of modelsim is compared with the output of matlab ' s own fft function . The maximum operating frequency is 149MHz , the area is 1.502mm ~ 2 , the dynamic power consumption is 34.77mw , and the leakage power consumption is 18.8 渭w .

【學位授予單位】：華南理工大學
【學位級別】：碩士
【學位授予年份】：2013
【分類號】：TP332;TN402

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前9條

1 雷元武;周杰;葛穎增;竇勇;;并行CORDIC算法的研究及FPGA實現(xiàn)[J];計算機工程與科學;2008年08期

2 李青,王能超,鄭楚光;可擴展的旋轉(zhuǎn)因子表及FFT算法[J];計算機學報;2002年04期

3 張曉鵬;段哲民;彭彬;霍健;;基于CORDIC算法的高速基-4FFT處理器設計[J];計算機測量與控制;2010年01期

4 吳桐慶;姚若河;;采用CORDIC流水線結(jié)構(gòu)的FFT處理器的改進[J];微計算機信息;2007年03期

5 李成詩,初建朋,李新兵,韓芳,蔣菱,賴宗聲,徐晨,景為平;基于CORDIC的一種高速實時定點FFT的FPGA實現(xiàn)[J];微電子學與計算機;2004年04期

6 張?zhí)扈?;基于旋轉(zhuǎn)模式的改進型CORDIC算法研究[J];微電子學與計算機;2010年03期

7 劉紅俠;楊靚;黃巾;黃士坦;;可變長FFT并行旋轉(zhuǎn)因子高效產(chǎn)生算法及實現(xiàn)[J];西安電子科技大學學報;2009年03期

8 胡國榮;孫允恭;;CORDIC算法及其應用[J];信號處理;1991年04期

9 胡金鳳;胡劍浩;;FFT/DFT旋轉(zhuǎn)因子生成算法誤差分析及修正[J];信號處理;2010年11期

中國碩士學位論文全文數(shù)據(jù)庫 前5條

1 張劍鋒;基于改進CORDIC算法的DDFS和FFT研究與實現(xiàn)[D];國防科學技術大學;2011年

2 劉湘梅;數(shù)字信號處理中高速專用集成電路的設計研究[D];南京理工大學;2006年

3 汪潤來;1024點復數(shù)專用FFT處理器的ASIC實現(xiàn)[D];電子科技大學;2007年

4 文婧媛;基于CORDIC算法的高性能FFT設計與實現(xiàn)[D];南開大學;2009年

5 劉德福;通用高速FFT/IFFT處理器的設計與實現(xiàn)[D];西安電子科技大學;2010年

本文編號：1435021