本文關(guān)鍵詞：基于延時(shí)鏈的高精度SRAM時(shí)序參數(shù)測(cè)量電路　出處：《微電子學(xué)與計(jì)算機(jī)》2017年06期 　論文類型：期刊論文

  更多相關(guān)文章： 延時(shí)鏈 SRAM時(shí)序參數(shù) SOC

【摘要】：本文提出并實(shí)現(xiàn)了一種用于測(cè)量SRAM時(shí)序參數(shù)的延時(shí)鏈電路,在SMIC 130nm工藝下精度可以達(dá)到4.9ps.該延時(shí)鏈電路包括可調(diào)鏈路和固定鏈路,可調(diào)鏈路由可編程粗調(diào)單元和精調(diào)單元組成,固定鏈路由固定單元組成.并將待測(cè)SRAM和測(cè)量電路集成入SOC系統(tǒng)中,從而實(shí)現(xiàn)SRAM的建立、保持和讀寫時(shí)間切換測(cè)量的功能.
[Abstract]:In this paper, a delay chain circuit used to measure the timing parameters of SRAM is proposed and implemented. In the SMIC 130nm process, the precision can reach 4.9 ps.The delay chain circuit includes adjustable link and fixed link. The adjustable link is composed of programmable coarse tuning unit and fine tuning unit. The fixed link is composed of fixed units, and the SRAM and the measuring circuit are integrated into the SOC system to realize the establishment of SRAM, the function of maintaining and reading and writing time switching measurement.
【作者單位】： 上海交通大學(xué)電子信息與電氣工程學(xué)院;
【基金】：國(guó)家自然科學(xué)基金項(xiàng)目(61176037)
【分類號(hào)】：TP333
【正文快照】： 1引言嵌入式存儲(chǔ)器的時(shí)序參數(shù),包括建立、保持、讀寫時(shí)間,決定了存儲(chǔ)器的性能.隨著存儲(chǔ)器性能的提高,傳統(tǒng)測(cè)試機(jī)的成本在測(cè)量越來越短的時(shí)間也變得越發(fā)昂貴,精確地測(cè)量存儲(chǔ)器的時(shí)序參數(shù)成為了一項(xiàng)巨大的挑戰(zhàn),因此需要片上電路測(cè)量方案.許多研究中都有以延時(shí)鏈為核心的測(cè)量電路

【相似文獻(xiàn)】

相關(guān)期刊論文 前2條

1 精靈;;雙通道不同時(shí)序參數(shù)內(nèi)存條引發(fā)花屏[J];電腦迷;2006年15期

2 ;[J];;年期

相關(guān)重要報(bào)紙文章 前1條

1 廣東 陳江旭;雙通道不同時(shí)序參數(shù)內(nèi)存條引發(fā)花屏[N];電子報(bào);2006年

相關(guān)碩士學(xué)位論文 前1條

1 托亞;基于多種軟件的DDR3的關(guān)鍵時(shí)序參數(shù)的仿真與分析[D];內(nèi)蒙古大學(xué);2015年

，

本文編號(hào)：1394658