本文關(guān)鍵詞：適用于閃存的高速靈敏放大器　出處：《半導(dǎo)體技術(shù)》2016年08期 　論文類(lèi)型：期刊論文

  更多相關(guān)文章： 閃存 靈敏放大器 電流模式 高速 低壓PMOS晶體管

【摘要】：提出了一種適用于閃存的高速靈敏放大器。該靈敏放大器刪除了位線嵌位電路,直接使用1.2 V電源供電的預(yù)充電路預(yù)充選定單元的位線到1.2 V電壓級(jí),與傳統(tǒng)的通過(guò)位線嵌位電路嵌位的位線電壓(0.5~0.8 V)相比,不僅節(jié)省了位線電壓的穩(wěn)定時(shí)間,而且增強(qiáng)了讀取單元的電流窗口,進(jìn)而減少感應(yīng)延遲。在位線多路選擇器中使用低壓p溝道型晶體管,避免了列譯碼器中電壓級(jí)移位器的使用,結(jié)果增強(qiáng)了位線有效預(yù)充時(shí)間。采用90 nm閃存工藝設(shè)計(jì),提出的靈敏放大器在2.5 V電源電壓時(shí)的讀取時(shí)間是11.2 ns,相對(duì)于傳統(tǒng)的結(jié)構(gòu),單個(gè)靈敏放大器的讀取速度被優(yōu)化了約20%。
[Abstract]:A method is presented for the flash speed sensitive amplifier. The amplifier removes the bit line clamping circuit, a bit line precharge circuit of pre charge directly using a 1.2 V power supply unit selected to 1.2 V voltage level, and the traditional clamping circuit block bit by bit line line voltage (0.5~0.8 V) compared to not only save the bit line voltage stability time, enhances the current window reading unit and then reduce the induction delay. Using low voltage P channel transistor bit line multiplexer, avoiding the use of voltage level shift is the result of a column decoder, enhanced bit line precharge time. By effectively 90 nm flash technology design, read time sensitive amplifier proposed in 2.5 V supply voltage is 11.2 ns, compared with the traditional structure, the read speed of single sense amplifier is optimized by about 20%.

【作者單位】： 上海電機(jī)學(xué)院電子信息學(xué)院;上海大學(xué)機(jī)電工程與自動(dòng)化學(xué)院;
【基金】：國(guó)家自然科學(xué)基金資助項(xiàng)目(61376028) 上海市科委智能制造及先進(jìn)材料領(lǐng)域資助項(xiàng)目(13111104600)
【分類(lèi)號(hào)】：TN722;TP333
【正文快照】： 0引言近年來(lái),閃存由于讀取速度高和功耗低已經(jīng)廣泛用于快速發(fā)展的通信、消費(fèi)類(lèi)電子產(chǎn)品等領(lǐng)域。隨著電子設(shè)備功能的增多和人們生活節(jié)奏的加快,人們對(duì)不同產(chǎn)品的高速操作的需求不斷增加。因此,作為決定電子產(chǎn)品等速度的關(guān)鍵非易失性存儲(chǔ)器也必須不斷提高自身的讀取速度[1]。閃，

本文編號(hào)：1383181