本文關鍵詞：亂序超標量處理器核的性能分析與優(yōu)化　出處：《國防科技大學學報》2016年05期 　論文類型：期刊論文

  更多相關文章： 性能分析 計數(shù)器 處理器核 微體系結構

【摘要】：隨著處理器微體系結構日益復雜,性能分析在處理器研制過程中的作用越來越重要。常用的性能分析方法是建立性能模型,該方法主要用于研制初期的設計空間探索,如果用于微體系結構級的分析和優(yōu)化,速度和精度都會成為限制因素。因此,提出一種基于計數(shù)器的性能分析方法,該方法以項目組已經完成的一款處理器核的硬件實現(xiàn)代碼為基礎,在處理器核外部添加一個專用性能監(jiān)測單元,收集微體系結構分析和優(yōu)化需要的各種事件,并通過結果分析器對統(tǒng)計的事件進行分析,得到微體系結構實現(xiàn)的性能受限因素。采用此方法,在現(xiàn)場可編程門陣列原型系統(tǒng)上對SPEC CPU2000測試程序運行時的性能受限因素進行分析,并根據(jù)分析結果采取相應的優(yōu)化措施,優(yōu)化后的處理器核性能得到了明顯提升。
[Abstract]:With the increasingly complex structure of processor microstructures, performance analysis plays a more and more important role in the process of processor development. A commonly used method of performance analysis is to set up a performance model. This method is mainly used for the initial exploration of design space. If used for microstructural level analysis and optimization, speed and accuracy will become a limiting factor. Therefore, this paper proposed an analysis method for the performance counter based on the method in the project has completed a processor hardware implementation of code based on the external processor to add a special performance monitoring unit, analysis and optimization of various events to collect micro architecture, and the results of statistical event analyzer analysis of performance constraints to achieve microarchitecture. With this method, the performance constraints of SPEC CPU2000 test program are analyzed on the field programmable gate array prototype system, and the corresponding optimization measures are taken according to the analysis results. The optimized processor core performance has been significantly improved.
【作者單位】： 國防科技大學計算機學院;
【基金】：國家自然科學基金資助項目(61103011,61170045,61402501)
【分類號】：TP332
【正文快照】： 為了追求更高的處理器性能,多發(fā)射、分支預測、寄存器重命名、亂序執(zhí)行、前瞻執(zhí)行等技術被廣泛采用,使得處理器微體系結構變得日益復雜,僅僅依靠直覺或經驗設計處理器變得幾乎不可能。性能分析成為處理器研制過程中必不可少的一個環(huán)節(jié)。性能分析可以分為硅前和硅后兩個階段。

【相似文獻】

相關期刊論文 前10條

1 ;解析英特爾“酷睿”微體系結構 設立高能效表現(xiàn)新標準[J];個人電腦;2006年07期

2 馬鵬;盧景芬;龔令侃;;32位嵌入式CPU的微體系結構設計[J];計算機工程;2008年S1期

3 易會戰(zhàn),楊學軍;高性能微處理器的微體系結構能量有效性[J];計算機學報;2004年07期

4 王永文,張民選;高性能微處理器微體系結構級功耗模型及分析[J];計算機學報;2004年10期

5 龐九鳳;李險峰;謝勁松;佟冬;程旭;;基于支持向量機的微體系結構設計空間探索(英文)[J];北京大學學報(自然科學版);2010年01期

6 ;肉嫩皮滑 “扣肉”第一印象[J];現(xiàn)代計算機(普及版);2006年08期

7 王沁;王磊;羅新強;;周期級精確的微體系結構模擬器開發(fā)環(huán)境[J];系統(tǒng)仿真學報;2012年11期

8 王宇;劉宏偉;;基于FPGA的微體系結構驗證平臺[J];智能計算機與應用;2013年03期

9 謝倫國;劉德峰;;存儲級并行與處理器微體系結構[J];計算機學報;2011年04期

10 嚴明;李思昆;沈劍良;趙鵬;;一款嵌入式可視媒體處理系統(tǒng)芯片的設計與實現(xiàn)[J];電子學報;2011年02期

相關會議論文 前1條

1 李鑫;竇勇;鄧林;張勁;;多核平臺下事務處理類應用性能分析及評價[A];2010年第16屆全國信息存儲技術大會（IST2010）論文集[C];2010年

相關博士學位論文 前2條

1 喻之斌;處理器微體系結構模擬加速策略研究[D];華中科技大學;2008年

2 劉揚帆;硬件事務存儲微體系結構及其驗證研究[D];浙江大學;2012年

相關碩士學位論文 前2條

1 譚霜;基于GPU微體系結構的高性能計算研究[D];國防科學技術大學;2009年

2 侯進永;低功耗TLB設計關鍵技術研究[D];國防科學技術大學;2005年

，

本文編號：1343883