本文關(guān)鍵詞：基于ARMv7浮點(diǎn)指令集的FPU設(shè)計(jì)與實(shí)現(xiàn)　出處：《國(guó)防科學(xué)技術(shù)大學(xué)》2014年碩士論文　論文類(lèi)型：學(xué)位論文

  更多相關(guān)文章： 浮點(diǎn)部件 ARM浮點(diǎn)指令集 浮點(diǎn)乘加融合 浮點(diǎn)平方根 浮點(diǎn)舍入 SRT除法

【摘要】：本文深入研究了浮點(diǎn)部件體系結(jié)構(gòu)及其設(shè)計(jì)實(shí)現(xiàn)方法,并基于ARM的浮點(diǎn)指令集設(shè)計(jì)實(shí)現(xiàn)了一款支持單、雙精度浮點(diǎn)運(yùn)算的FPU。設(shè)計(jì)的FPU共實(shí)現(xiàn)了28條浮點(diǎn)指令,其中包括浮點(diǎn)加減、浮點(diǎn)乘、浮點(diǎn)乘加融合、浮點(diǎn)乘加、浮點(diǎn)除法、浮點(diǎn)平方根以及浮點(diǎn)數(shù)據(jù)轉(zhuǎn)化和存儲(chǔ)、加載指令。采用5級(jí)流水的方式實(shí)現(xiàn),FPU采用算數(shù)運(yùn)算部件共用舍入部件的結(jié)構(gòu)。設(shè)計(jì)了數(shù)據(jù)轉(zhuǎn)換部件、浮點(diǎn)乘加融合部件、數(shù)據(jù)存儲(chǔ)部件、除法部件。其中數(shù)據(jù)轉(zhuǎn)換部件、浮點(diǎn)乘加融合部件、數(shù)據(jù)存儲(chǔ)部件采用了全流水的方式實(shí)現(xiàn),三個(gè)部件能夠并行的執(zhí)行指令。文中的浮點(diǎn)除法部件在SRT算法的基礎(chǔ)上進(jìn)行了改進(jìn),使得改進(jìn)后的除法器能夠兼容開(kāi)方指令的執(zhí)行,相比傳統(tǒng)的SRT除法器,改進(jìn)后的除法器減少了除法和開(kāi)方指令的執(zhí)行周期。在最優(yōu)情況下執(zhí)行除法指令的周期數(shù)僅為傳統(tǒng)SRT除法器的一半。改進(jìn)后的除法器在SMIC 0.13μm工藝庫(kù)下,使用Design Complier綜合,并優(yōu)化調(diào)整關(guān)鍵路徑,使得其關(guān)鍵路徑延時(shí)控制在5ns以內(nèi)。浮點(diǎn)乘加融合部件以T.Lang和J.D.Bruguera提出的雙通路設(shè)計(jì)思想為基礎(chǔ),并在其基礎(chǔ)上進(jìn)行改進(jìn),使得其能與其他算數(shù)運(yùn)算部件共用一個(gè)浮點(diǎn)舍入部件。改進(jìn)后的浮點(diǎn)乘加融合部件在SMIC 0.13μm工藝庫(kù)下,使用Design Complier綜合,綜合后的關(guān)鍵路徑延時(shí)控制在了5ns以內(nèi)。同時(shí)文中還設(shè)計(jì)了一個(gè)能夠兼容IEEE 754規(guī)則中所規(guī)定的4種舍入模式的浮點(diǎn)數(shù)據(jù)轉(zhuǎn)換部件。
【學(xué)位授予單位】：國(guó)防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2014
【分類(lèi)號(hào)】：TP332

【參考文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前3條

1 李大鵬;高性能浮點(diǎn)除法和平方根的設(shè)計(jì)和實(shí)現(xiàn)[D];西北工業(yè)大學(xué);2006年

2 朱世林;基于PowerPC的FPU設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2008年

3 段瀅;雙精度浮點(diǎn)運(yùn)算單元的設(shè)計(jì)[D];華南理工大學(xué);2012年

，

本文編號(hào)：1335535