本文關鍵詞：高速8位微處理器設計

  更多相關文章： 微處理器 快速除法器 快速乘法器 流水線

【摘要】：針對當前MCS51指令集的微處理器指令執(zhí)行效率低問題,設計一款高速微處理器。其特點是:首先,采用快速乘除器和基4快速除法器,其計算速度是傳統(tǒng)乘法器和除法器計算速度的48倍;其次,采用32位指令總線,能一次從ROM讀取4個字節(jié),覆蓋所有指令長度,減少取指周期數(shù);此外,使用五級流水線,能在單周期完成大多數(shù)指令;在Altera EP3C16 FPGA芯片上進行物理驗證,根據(jù)Dhrystone 2.1性能測試,在相同的時鐘頻率下其綜合性能是傳統(tǒng)MCS51微處理器的12倍。實驗結果表明,通過上面3種改進方法,微處理器指令執(zhí)行效率得到極大提高。
【作者單位】： 暨南大學信息科學技術學院;
【基金】：廣東高校產(chǎn)學研結合示范基地重大項目(cgzhzd1103) 廣東省教育部產(chǎn)學研結合項目(2011B09040056) 廣東省工程技術研究中心項目(2012gczxA003)
【分類號】：TP332
【正文快照】： (cgzhzd1103);廣東省教育部產(chǎn)學研結合項目(2011B09040056);廣東省工程技術研究中心項目(2012gczx A003)。陳明敏,碩士生,主研領域:電路與系統(tǒng),ASIC設計。易清明,教授。石敏,副教授。0引言FPGA中嵌入式CPU有硬核和軟核,目前嵌入硬核有高性能cortex A9雙核。嵌入式軟核有Altera

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前1條

1 李立s，

本文編號：1257322