本文關(guān)鍵詞：高性能冗余二進制乘法器的研究與設(shè)計

  更多相關(guān)文章： 冗余二進制 乘法器 修正Booth算法 并行前綴 進位選擇加法器

【摘要】：乘法器作為各類芯片中必不可少的運算邏輯元件經(jīng)常被用在高速數(shù)字信號處理器芯片、微處理器芯片和各類濾波器芯片中,且往往處在各類微處理器的關(guān)鍵路徑上,乘法器性能的好壞對整個芯片系統(tǒng)有著比較大的影響。論文重點分析了冗余二進制基-4 Booth編碼(Redundant Binary radix-4 Booth encoding,RBBE-2)乘法器和冗余二進制基-16 Booth編碼(Redundant Binary radix-16 Booth encoding,RBBE-4)乘法器的原理和結(jié)構(gòu),并對RBBE-2和RBBE-4乘法器進行詳細討論,最終確定了采用改進的RBBE-4設(shè)計高性能權(quán)2字長(2n)乘法器。與一般二進制(normal binary,NB)乘法器相類似,RB乘法器包括三個關(guān)鍵模塊:RB部分積產(chǎn)生模塊、RB部分積壓縮模塊和RB-NB轉(zhuǎn)換模塊。RB乘法器是部分積以RB數(shù)形式進行壓縮運算的乘法器,它的結(jié)構(gòu)較普通的乘法器更加規(guī)整,互連更加簡單,且壓縮運算具有進位無關(guān)特性,可以有效地改善乘法器的性能。RBBE-2被廣泛用于RB部分積產(chǎn)生電路,可以使部分積的個數(shù)減少一半,但是每兩行相鄰的NB部分積構(gòu)成一行RB部分積時,由于RB編碼和Booth編碼產(chǎn)生一行糾錯字,對于2n位RB乘法器,其壓縮樹增加一級壓縮。基-16 Booth編碼可以減少RB部分積的個數(shù),但是相應(yīng)生成的難倍數(shù)會帶來硬件上的較大代價。RBBE-4編碼利用2個被乘數(shù)的權(quán)2倍數(shù)的差來獲得難倍數(shù),可以消除糾錯字并解決難倍數(shù)問題。論文提出了新的基-16 RB Booth編碼電路用于RB部分積產(chǎn)生模塊以減少了編碼電路的復(fù)雜度和延時時間。在部分積壓縮階段以RB數(shù)的形式對部分積進行壓縮,其壓縮比是4:2。最后,在RB-NB轉(zhuǎn)換器模塊,根據(jù)部分積先產(chǎn)生先求和的原則,提出了新的進位跳躍加法器和并行前綴/進位選擇混合加法器構(gòu)成64位RB-NB轉(zhuǎn)換器。論文完成了RB乘法器從整體結(jié)構(gòu)到各個模塊的設(shè)計、可綜合的代碼編寫、仿真綜合等一系列工作。采用Verilog HDL完成所有設(shè)計,VCS進行功能驗證,在Nangate 45nm CMOS標準工藝庫下,用Design Compiler進行綜合得出8×8位,16×16位,32×32位和64×64位RB乘法器的相關(guān)實驗數(shù)據(jù)。當采用冗余二進制加法器樹且RB-NB轉(zhuǎn)換器采用基于KS結(jié)構(gòu)的并行前綴/進位選擇混合加法器時,建議的RBBE-4乘法器較目前最好的RBBE-4乘法器速度平均提升了10.65%,面積平均減少了7.93%。
【學位授予單位】：南京航空航天大學
【學位級別】：碩士
【學位授予年份】：2014
【分類號】：TP332.22
，

本文編號：1185566