本文關(guān)鍵詞：數(shù)字集成電路老化建模與防護技術(shù)研究

  更多相關(guān)文章： 老化 可靠度 負偏置溫度不穩(wěn)定性 電遷移 多處理器片上系統(tǒng)

【摘要】：隨著晶體管工藝尺寸的下降,數(shù)字電路的集成度日趨上升,在滿足高性能的同時,老化成為影響電路可靠度的主導(dǎo)因素之一。尤其在電路生命周期的后半階段,老化會導(dǎo)致電路發(fā)生時序違規(guī)甚至永久性失效故障。本文從兩個方面進行電路老化相關(guān)的研究工作：第一,基于負偏置溫度不穩(wěn)定性(Negative Bias Temperature Instability, NBTI)效應(yīng)的物理機制,提出了一種更適用于設(shè)置時序余量的電路老化預(yù)測模型；第二,針對多處理器片上系統(tǒng)(Multiprocessor System-on-Chip, MPSoC)的老化,在操作系統(tǒng)層面,采用任務(wù)調(diào)度算法緩解異構(gòu)MPSoC的老化,以提高MPSoC可靠度。為了提高數(shù)字電路的壽命,在設(shè)計電路的階段,采取一定的措施進行老化防護。常用的防護措施是設(shè)置一定的時序余量,保證一定生命周期的可靠度,準確的老化預(yù)測是設(shè)置時序余量的重要前提。隨著工藝尺寸進入納米級,NBTI成為導(dǎo)致電路老化的主導(dǎo)因素之一,針對NBTI老化效應(yīng)設(shè)置時序余量是NBTI老化防護的重要方法之一,預(yù)測NBTI效應(yīng)下電路的老化程度,目前基于反應(yīng)擴散機制建立的老化模型是主流模型,該模型顯示電路老化與時間呈指數(shù)函數(shù)關(guān)系。本文考慮NBTI空穴俘獲釋放機制,建立了一種新的老化預(yù)測模型(Trapping/Detrapping based Delay Prediction, TDDP),該新模型顯示電路的老化與時間呈對數(shù)函數(shù)關(guān)系,并與Hspice仿真工具進行比較,準確性偏差在容忍范圍之內(nèi)。針對設(shè)置時序余量的老化防護方法,相比較已有的指數(shù)函數(shù)模型,新的TDDP模型可以節(jié)省更多的時序余量開銷。隨著多處理器片上系統(tǒng)MPSoC的廣泛應(yīng)用,數(shù)字集成電路老化給MPSoC的可靠度帶來嚴峻挑戰(zhàn)。高集成度的MPSoC片內(nèi)互聯(lián)密度越來越大,片內(nèi)晶體管數(shù)目的增長導(dǎo)致互連線的可靠度受到電遷移(Electromigration, EM)老化效應(yīng)的影響越來越嚴重。本文基于EM效應(yīng)下的MPSoC可靠度模型—平均無故障時間(Mean Time To Failure, MTTF)模型,提出一種MTTF感知的任務(wù)調(diào)度算法(cross),達到了減小性能異構(gòu)MPSoC可靠度差異的目的。性能異構(gòu)MPSoC內(nèi)部處理器,由于頻率的異構(gòu)性,導(dǎo)致可靠度本身存在差異,cross是一種考慮處理器可靠度差異的任務(wù)調(diào)度算法。實驗室結(jié)果表明,針對性能異構(gòu)的MPSoC,相比較于已有的均衡負載任務(wù)調(diào)度算法,cross更適合于提高異構(gòu)MPSoC的可靠度。
【學(xué)位授予單位】：合肥工業(yè)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TP332

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 呂宗偉,林爭輝,張鐳;數(shù)字集成電路的時序分析[J];微電子學(xué);2001年02期

2 王明秋,許丹奇;幾種常用數(shù)字集成電路的快速檢測法[J];高等函授學(xué)報(自然科學(xué)版);2001年03期

3 金雪塵;用數(shù)字集成電路設(shè)計時間鑒別電路[J];陰山學(xué)刊;2001年05期

4 ;數(shù)字集成電路[J];電子設(shè)計技術(shù);2001年01期

5 賈玉龍,馬長芳;淺談新編教材《數(shù)字集成電路教程》的特色[J];電氣電子教學(xué)學(xué)報;2002年03期

6 胡靜珍,唐長文,閔昊;深亞微米數(shù)字集成電路的自動化設(shè)計方法學(xué)[J];微電子學(xué);2002年04期

7 張學(xué)文,司佑全;數(shù)字集成電路使用的若干問題分析[J];湖北師范學(xué)院學(xué)報(自然科學(xué)版);2003年01期

8 高紅梅,于宗光;數(shù)字集成電路設(shè)計成本模型初探[J];電子與封裝;2004年02期

9 李勝軍,李鳴,段修生,處傳兵;數(shù)字集成電路邏輯電平接口技術(shù)研究[J];微計算機信息;2004年11期

10 金正浩;高靜;希林;;數(shù)字集成電路的檢測方法[J];家電檢修技術(shù);2006年01期

中國重要會議論文全文數(shù)據(jù)庫 前5條

1 陳大為;吳京燕;;數(shù)字集成電路測試設(shè)備量值溯源技術(shù)研究[A];加入WTO和中國科技與可持續(xù)發(fā)展——挑戰(zhàn)與機遇、責(zé)任和對策（上冊）[C];2002年

2 楊志;呂濤;李華偉;李曉維;;數(shù)字集成電路設(shè)計錯誤的靜態(tài)檢測系統(tǒng)[A];第十四屆全國容錯計算學(xué)術(shù)會議(CFTC'2011)論文集[C];2011年

3 徐拾義;;大規(guī)模數(shù)字集成電路標準矩陣功能測試新方法[A];第三屆中國測試學(xué)術(shù)會議論文集[C];2004年

4 陸衛(wèi)國;魏微;王錚;;SARADC數(shù)字模塊的設(shè)計——CBIC技術(shù)在核電子學(xué)中的應(yīng)用探索[A];第十六屆全國核電子學(xué)與核探測技術(shù)學(xué)術(shù)年會論文集（上冊）[C];2012年

5 李景平;陳光(礻禹);謝永樂;;數(shù)字集成電路可測性分析的一種軟件實現(xiàn)[A];2004全國測控、計量與儀器儀表學(xué)術(shù)年會論文集（上冊）[C];2004年

中國重要報紙全文數(shù)據(jù)庫 前1條

1 山東 鄭茂欣;判斷數(shù)字集成電路損壞的檢測簡法[N];電子報;2006年

中國博士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 劉煜坤;數(shù)字集成電路測試方法研究[D];哈爾濱理工大學(xué);2009年

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前10條

1 陳明亮;數(shù)字集成電路自動測試硬件技術(shù)研究[D];電子科技大學(xué);2010年

2 蔣文棟;數(shù)字集成電路低功耗優(yōu)化設(shè)計研究[D];北京交通大學(xué);2008年

3 劉林;數(shù)字集成電路功能驗證中的變異測試方法研究[D];山東大學(xué);2011年

4 李鵬;數(shù)字集成電路漏電流功耗估計技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2007年

5 江麗君;數(shù)字集成電路故障模型研究及故障注入平臺設(shè)計[D];哈爾濱工業(yè)大學(xué);2013年

6 劉田蹤;數(shù)字集成電路測試儀通信接口的研究與設(shè)計[D];電子科技大學(xué);2011年

7 張國強;數(shù)字集成電路失效分析方法與技術(shù)的研究[D];天津大學(xué);2006年

8 路嘉川;數(shù)字集成電路測試儀軟件設(shè)計[D];電子科技大學(xué);2010年

9 廉玉平;大規(guī)模數(shù)字集成電路中的驗證技術(shù)及其應(yīng)用[D];浙江大學(xué);2010年

10 公維冰;數(shù)字集成電路物理設(shè)計階段寄生提取與時延計算[D];蘭州大學(xué);2010年

，

本文編號：1178194