本文關鍵詞：DDR存儲系統(tǒng)訪存性能的解析建模與驗證

  更多相關文章： DDR存儲系統(tǒng) SoC高層性能評估 解析模型 排隊論 DRAMSim2

【摘要】：隨著處理技術的大規(guī)模進步,SoC系統(tǒng)對片上存儲器延時和帶寬的要求越來越高,這樣一來存儲系統(tǒng)成為了主要的性能限制瓶頸。面臨復雜的存儲系統(tǒng)設計時,傳統(tǒng)的仿真模型建模過程復雜,仿真速度慢,已經(jīng)無法滿足需求。提高系統(tǒng)設計的抽象層次,系統(tǒng)級設計成為解決問題的必要方案。利用數(shù)學方法建立解析建模對存儲系統(tǒng)進行研究,可以量化分析影響存儲系統(tǒng)性能的因素,并大大減少了性能評估驗證時間,具有靈活性高、仿真速度快的特點。本文主要針對DDR存儲系統(tǒng)進行高層性能評估,重點研究DDR存儲系統(tǒng)的訪存延時和帶寬,對其進行解析建模并評估性能�，F(xiàn)存的存儲系統(tǒng)訪存延時解析建模未能全面分析訪存請求流程,導致得到的訪存延時誤差較大。本文根據(jù)訪存請求服務流程全面分析DDR存儲系統(tǒng)的訪存延時,充分考慮訪存延時的組成成分,將訪存延時分為DDR存儲控制器延時和DDR存儲器延時兩個部分進行建模。DDR存儲控制器延時的主要成分是訪存請求的排隊延時,本文根據(jù)排隊模型的輸入過程、排隊規(guī)則和服務機制三大特性建立了存儲系統(tǒng)訪存請求的M/D/1排隊模型來進行性能分析。根據(jù)DDR訪存請求的訪存模態(tài),即行緩沖命中和行緩沖未命中評估存儲器服務時間和DDR存儲器延時,最終建立了訪存延時的解析模型。對于訪存帶寬的建模,本文使用DDR效率對訪存帶寬進行評估,通過分析訪存請求地址蹤跡,收集時序參數(shù),計算DDR效率。最后,將解析模型所得性能參數(shù)與基于DRAMSim2仿真器的仿真結(jié)果進行比較,評估解析模型的適用性和精確性。實驗表明,與仿真模型結(jié)果相比,在不同實驗配置下,所得訪存性能延時的誤差均小于10%,訪存帶寬的誤差均小于20%,具有較好的精確性。同時,解析模型評估時間減少了81%,大大節(jié)省了驗證時間。本文所建立的DDR存儲系統(tǒng)訪存性能解析模型,可以有效的評估DDR存儲系統(tǒng)的性能。同仿真模型相比,解析模型可以在更快的時間內(nèi)給出較為精確的存儲系統(tǒng)性能評估結(jié)果,實現(xiàn)SoC的高效設計。
【學位授予單位】：東南大學
【學位級別】：碩士
【學位授予年份】：2016
【分類號】：TP333

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前4條

1 趙鵬;;多核環(huán)境下的DRAM內(nèi)存分類調(diào)度算法[J];中國科技論文在線;2011年01期

2 林樺;佟冬;黃侃;王克義;程旭;;結(jié)合PVT模擬和排隊模型的系統(tǒng)級主存性能分析[J];計算機輔助設計與圖形學學報;2010年12期

3 童琨;邊計年;;片上系統(tǒng)設計中事務級建模技術綜述[J];計算機輔助設計與圖形學學報;2007年11期

4 王海力;邊計年;吳強;熊志輝;;SoC系統(tǒng)級設計方法與技術[J];計算機輔助設計與圖形學學報;2006年11期

，

本文編號：1158707