本文關(guān)鍵詞：高速圖像采集系統(tǒng)中的SDRAM緩存模塊設(shè)計

  更多相關(guān)文章： FPGA技術(shù) SDRAM控制器 FIFO緩存 異步時鐘 跨時鐘域傳輸

【摘要】：在數(shù)字視頻圖像采集及其實時顯示系統(tǒng)中,由于前端傳感器采集速度過快,一般與后端顯示系統(tǒng)時鐘不匹配,大量的數(shù)據(jù)需要先進行緩存再輸入給后端的顯示模塊。針對以上問題,在研究SDRAM原理和時序的基礎(chǔ)上,采用verilog語言,成功實現(xiàn)基于FPGA的SDRAM控制器設(shè)計,同時利用FIFO緩存數(shù)據(jù)很好地解決了前端數(shù)據(jù)采集和后端視頻顯示異步時鐘域的數(shù)據(jù)交換問題,實現(xiàn)了SDRAM緩存數(shù)據(jù)的功能。論文詳細介紹各模塊的原理和實現(xiàn)方法,實驗仿真及結(jié)果表明,設(shè)計實現(xiàn)的SDRAM雙端口控制器,具有電路簡單、工作可靠等優(yōu)點,封裝后可以應(yīng)用在別的視頻圖像采集系統(tǒng)的項目中,可縮短開發(fā)周期。
【作者單位】： 西安工業(yè)大學(xué)電子信息工程學(xué)院;
【分類號】：TP274.2;TP333
【正文快照】： 1引言在數(shù)字視頻圖像采集及其顯示系統(tǒng)中,前端的傳感器一般為高速傳感器,采集數(shù)據(jù)速度很快,為了同步實現(xiàn)傳感器采集的視頻圖像與VGA的顯示,需要將傳感器捕獲后的數(shù)據(jù)交給VGA進行實時顯示[1]。傳感器采集的數(shù)據(jù)經(jīng)捕獲、解碼后輸出給VGA,但由于VGA的驅(qū)動時鐘往往與像素時鐘不同，

本文編號：1152670