發(fā)布時間：2017-11-05 21:00

  本文關(guān)鍵詞：PCIe2.0 MAC層數(shù)據(jù)通路與PCS層設(shè)計

  更多相關(guān)文章： PCIe2.0 MAC層 發(fā)射通路 接收通路 PCS層

【摘要】：PCIe (Peripheral Component Interconnect Express)是第三代高速串行IO總線,被廣泛應(yīng)用在計算機(jī)和通信系統(tǒng)中。物理層位于PCIe層次的最低層,細(xì)分為MAC層(Media Access Control),PCS層(Physical Coding Sublayer)和PMA(Physical Media Attachment)層,其中MAC層和PCS層屬于物理層的邏輯設(shè)計部分,連接數(shù)據(jù)鏈路層和PMA層,在系統(tǒng)結(jié)構(gòu)中占有舉足輕重的地位。本文基于PCIe 2.0協(xié)議,完成MAC層數(shù)據(jù)通路和PCS層設(shè)計,工作模式為1x/4x,支持5GT/s(Giga Transmission per second,千兆傳輸／秒)全速率和2.5GT/s的半速率模式,兼容PCIe1.0協(xié)議。在深入研宄協(xié)議的基礎(chǔ)上,本文首先對總線的層次架構(gòu)進(jìn)行說明,包括事務(wù)層、數(shù)據(jù)鏈路層和物理層的基本功能和各層數(shù)據(jù)包格式等。然后從MAC層、PCS層和PIPE接口(PHY Interface for the PCIe Architecture)三個方面展開,分析相關(guān)技術(shù)內(nèi)容。電路設(shè)計分為MAC層設(shè)計和PCS層設(shè)計兩個部分,其中MAC層設(shè)計分為發(fā)射通路和接收通路兩個部分,涵蓋了數(shù)據(jù)包封裝拆解、字節(jié)拆分合并、加擾解擾、通道對齊、通道反轉(zhuǎn)等模塊。PCS層設(shè)計包括8B/10B編解碼、彈性緩沖器和電源管理等模塊。本文從modelsim功能仿真、DC綜合和FPGA驗(yàn)證三個方面對設(shè)計展開驗(yàn)證分析。其中,使用modelsim軟件分別對子模塊和環(huán)路連接進(jìn)行功能和接口驗(yàn)證；采用Design Compiler工具,SMIC40nm工藝,在300Mhz時鐘頻率下,分別對MAC層和PCS層的RTL代碼進(jìn)行綜合,綜合后面積分別為0.02mm2和0.025mm2,功耗分別為3.5113mW和2.3358mW；使用ATLYS開發(fā)板中的FPGA進(jìn)行資源分析和功能驗(yàn)證,驗(yàn)證結(jié)果表明滿足設(shè)計要求。
【學(xué)位授予單位】：中國科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號】：TP336

【相似文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前10條

1 李東海;任艷慶;馬光勝;;定點(diǎn)數(shù)據(jù)通路的等價驗(yàn)證[J];小型微型計算機(jī)系統(tǒng);2009年03期

2 楊志;馬光勝;張曙;;基于多項(xiàng)式符號代數(shù)方法的高層次數(shù)據(jù)通路的等價驗(yàn)證[J];計算機(jī)研究與發(fā)展;2009年03期

3 周屹;楊洋;范德會;;基于多項(xiàng)式符號代數(shù)的數(shù)據(jù)通路模型[J];黑龍江工程學(xué)院學(xué)報(自然科學(xué)版);2009年04期

4 張連華;;數(shù)據(jù)通路組成與故障分析實(shí)驗(yàn)項(xiàng)目開發(fā)[J];科學(xué)之友;2011年07期

5 趙冰,黑勇,仇玉林;一種新型異步數(shù)據(jù)通路性能分析方法[J];固體電子學(xué)研究與進(jìn)展;2004年03期

6 李東海;馬光勝;胡靖;;高層次數(shù)據(jù)通路的等價性驗(yàn)證方法[J];哈爾濱工程大學(xué)學(xué)報;2008年06期

7 吳俊華;李東海;馬光勝;李光順;;基于模擬的定點(diǎn)算術(shù)數(shù)據(jù)通路等價性驗(yàn)證[J];吉林大學(xué)學(xué)報(工學(xué)版);2009年05期

8 黃少濱,馮彬,馬光勝;基于演化程序的數(shù)據(jù)通路綜合算法研究[J];哈爾濱工程大學(xué)學(xué)報;2002年03期

9 郭斌林,童家榕;一種適于數(shù)據(jù)通路應(yīng)用的高性能可編程邏輯單元[J];電子學(xué)報;2002年02期

10 蔣富瑞;關(guān)于“面版顯示”的研究和實(shí)踐[J];山東大學(xué)學(xué)報(自然科學(xué)版);1980年03期

中國重要會議論文全文數(shù)據(jù)庫 前2條

1 劉成;張磊;韓銀和;李曉維;;一種基于數(shù)據(jù)通路挽救的高可靠片上互聯(lián)網(wǎng)絡(luò)設(shè)計[A];第六屆中國測試學(xué)術(shù)會議論文集[C];2010年

2 段勃;王文迪;張春明;李想;;一種基于數(shù)據(jù)通路重構(gòu)的運(yùn)算加速平臺[A];第十五屆計算機(jī)工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

中國博士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 肖繼學(xué);基于累加器的DSP數(shù)據(jù)通路的內(nèi)建自測試技術(shù)的研究[D];電子科技大學(xué);2007年

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前10條

1 武桂林;PCIe2.0 MAC層數(shù)據(jù)通路與PCS層設(shè)計[D];中國科學(xué)技術(shù)大學(xué);2016年

2 王燕;J2ME安全數(shù)據(jù)通路關(guān)鍵技術(shù)研究與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2005年

3 朱霞;P1750A處理器數(shù)據(jù)通路設(shè)計[D];西北工業(yè)大學(xué);2001年

4 范靖;DSP處理器數(shù)據(jù)通路設(shè)計[D];西北工業(yè)大學(xué);2001年

5 田斌;功耗限制下RTL數(shù)據(jù)通路低費(fèi)用測試方法研究[D];湖南大學(xué);2011年

6 馮彬;高速ASIC設(shè)計新理論中的高層次綜合算法及軟件研究[D];哈爾濱工程大學(xué);2002年

7 向奔;一種DSP數(shù)據(jù)通路的設(shè)計實(shí)現(xiàn)[D];上海交通大學(xué);2008年

8 向奔;一種DSP數(shù)據(jù)通路的設(shè)計實(shí)現(xiàn)[D];上海交通大學(xué);2009年

9 龍羽;SATA2.0硬盤加解密接口芯片數(shù)據(jù)通路的設(shè)計與FPGA實(shí)現(xiàn)[D];電子科技大學(xué);2009年

10 李小林;YHFT-DX地址計算單元和數(shù)據(jù)通路的物理設(shè)計[D];國防科學(xué)技術(shù)大學(xué);2013年

，

本文編號：1145828