本文關鍵詞：基于IEEE1394b協(xié)議的鏈路核設計與實現(xiàn)

  更多相關文章： IEEE1394 鏈路核 RTL設計

【摘要】：本文研究的鏈路核是IEEE1394芯片的一個子模塊，它主要負責在事務層和物理層之間傳輸數(shù)據(jù)，將數(shù)據(jù)從事務層發(fā)送到鏈路層，以及將物理層上接收到的數(shù)據(jù)轉(zhuǎn)發(fā)給事務層。本次設計的鏈路核符合IEEE1394b協(xié)議，它實現(xiàn)了鏈路層的基本功能，最大的傳輸速率達到了800Mbps。可以將該鏈路核單獨流片或同其它協(xié)議層集成到一起做成SOC產(chǎn)品。 本文基于對IEEE1394協(xié)議的研究與分析，主要闡述了1394串行總線的結(jié)構(gòu)、鏈路層的工作原理以及鏈路核的組成和功能。根據(jù)以上分析，采用自頂向下的方法給出了IEEE1394鏈路核的RTL級設計方案，并完成了每一個子模塊的設計工作。為了保證設計的正確性，本文對鏈路核進行了功能仿真，，給出了收發(fā)異步包、等時包、循環(huán)起始包、確認包以及接收物理層包的仿真波形。仿真結(jié)果表明此鏈路核的設計完全符合IEEE1394標準，實現(xiàn)了鏈路層的主要功能，能夠正確進行數(shù)據(jù)的傳輸，由此證明了本文設計的鏈路核的可用性。
【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2014
【分類號】：TP336

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前4條

1 張春熹;楊玉生;文懷濤;;IEEE-1394b總線等時傳輸性能分析[J];北京航空航天大學學報;2010年11期

2 張軍;常國鋒;;基于UVM的高效SOC驗證環(huán)境[J];科技通報;2012年12期

3 胡瑛;張建國;徐微;夏宇聞;;IEEE 1394高性能串行總線接口物理層的行為分析和設計[J];中國集成電路;2004年02期

4 汪新民;張繼金;;USB接口與1394接口的比較[J];天中學刊;2006年05期

本文編號：1144147