本文關鍵詞：基于正交拉丁碼的存儲器抗多位翻轉設計

  更多相關文章： 正交拉丁碼 存儲器可靠性 多位翻轉 平均失效時間

【摘要】：由于集成電路工藝的不斷進步，半導體器件尺寸的持續(xù)縮小，存儲器中相鄰存儲單元間距離變得越來越近，由一次輻射事件所引發(fā)的多位翻轉（MultipleBit Upset, MBU）明顯增加，MBU將對存儲器可靠性產生嚴重的影響。有效地實現(xiàn)存儲器抗多位翻轉已經成為SRAM加固技術的研究熱點。 本文在深入研究不同工藝尺寸存儲器中多位翻轉特性的基礎上，從多位錯誤修正碼和錯誤修正碼構造技術兩個角度出發(fā)，利用正交拉丁碼(OrthogonalLatin Square，OLS)獨有的結構與模塊性，結合存儲器故障安全的設計思想，，給出了一套基于正交拉丁碼的存儲器抗多位翻轉加固設計方案。 首先，本文基于OLS碼的模塊性基礎上，構造了兩種編碼。一種是具有糾正多位翻轉能力的OLS碼；另一種是在一位翻轉糾正能力的OLS碼基礎上對其進行結構優(yōu)化，實現(xiàn)了糾正兩位連續(xù)翻轉的修正碼。其次，進行了兩種錯誤修正編碼的編碼器和譯碼器設計。然后，利用邏輯預測技術對所設計的編譯碼器實現(xiàn)了并發(fā)錯誤檢測電路設計。最后實現(xiàn)故障安全存儲器的整體設計與版圖設計。 通過建立基于Memory-Compiler存儲器模型的存儲器多位翻轉故障注入平臺，實現(xiàn)了對存儲器抗多位翻轉加固設計的功能驗證，并通過建立數學模型，采用存儲器平均失效時間(Mean Time to Failure, MTTF)作為指標對加固的存儲器進行可靠性評估，分別在SMIC180nm和SMIC90nm工藝條件下對加固電路進行綜合與芯片的版圖設計。實驗結果表明，本文所提出的基于OLS碼的存儲器抗多位翻轉設計可以很好地抗不同工藝存儲器中的多位翻轉，同時其性能指標與同類編碼相比具有明顯優(yōu)勢。
【學位授予單位】：哈爾濱工業(yè)大學
【學位級別】：碩士
【學位授予年份】：2014
【分類號】：TP333

【參考文獻】

中國期刊全文數據庫 前2條

1 賀興華;盧煥章;肖山竹;張路;張開鋒;;基于改進型(14,8)循環(huán)碼的SRAM型存儲器多位翻轉容錯技術研究[J];宇航學報;2010年03期

2 肖立伊;祝名;李家強;;一種新穎的二維糾錯碼加固存儲器設計方法[J];宇航學報;2014年02期

本文編號：1143264