發(fā)布時(shí)間：2017-11-01 05:16

  本文關(guān)鍵詞：基于TMS320C6678處理器的圖像處理平臺設(shè)計(jì)

  更多相關(guān)文章： 多核DSP 系統(tǒng)平臺設(shè)計(jì) DSP代碼優(yōu)化 EDMA

【摘要】：嵌入式設(shè)備,尤其是DSP,一味地增強(qiáng)單核的計(jì)算、存儲和數(shù)據(jù)交換能力已經(jīng)無法滿足現(xiàn)代應(yīng)用場景中對嵌入式設(shè)備各項(xiàng)性能的要求。多片單核芯片集成在一塊系統(tǒng)板上協(xié)同工作的解決方式,存在外圍電路復(fù)雜、系統(tǒng)板面積占用過多、功耗過大等諸多問題。因此,多核DSP技術(shù)得到了迅猛發(fā)展,并在圖像處理、高精控制、智能化和自動化等方面獲得了非常廣泛的應(yīng)用。相比于傳統(tǒng)的單核DSP芯片,多核DSP在提高每個核處理能力的基礎(chǔ)上,增加了更為高效的協(xié)處理器,大大提升了多核DSP的數(shù)據(jù)處理能力。與此同時(shí),多核DSP還具有數(shù)據(jù)傳輸效率高、可靠性強(qiáng)、系統(tǒng)板占用面積小等優(yōu)勢。本文研究的課題來源于圖像處理平臺對數(shù)據(jù)運(yùn)算和吞吐能力不斷提升,且存在由多片DSP架構(gòu)升級到多核DSP架構(gòu)需求的情況。本課題的研究內(nèi)容在于設(shè)計(jì)一款可以滿足現(xiàn)階段圖像處理算法需求的嵌入式系統(tǒng)平臺,在系統(tǒng)運(yùn)行穩(wěn)定的前提下,充分發(fā)揮DSP性能。本文將詳細(xì)敘述以下幾部分內(nèi)容。1、基于TMS320C6678的多核DSP芯片分析和研究。研究內(nèi)容包含兩個方面,一方面是學(xué)習(xí)有關(guān)TMS320C6678的內(nèi)部運(yùn)行機(jī)理,另一方面是分析與外圍電路設(shè)計(jì)相關(guān)的功能模塊。會對于電源管理、時(shí)鐘管理、內(nèi)存管理以及TMS320C6678各項(xiàng)指標(biāo)和性能給出詳細(xì)的介紹和分析。2、基于實(shí)際應(yīng)用環(huán)境設(shè)計(jì)以C6678為處理核心的系統(tǒng)板。系統(tǒng)板將會分成電源模塊、時(shí)鐘模塊、存儲模塊和控制模塊等部分分別論述。在了解模塊工作原理和系統(tǒng)板需求的基礎(chǔ)上,完成模塊的設(shè)計(jì),并對系統(tǒng)平臺信號完整性進(jìn)行分析。在本章的最后,介紹了系統(tǒng)平臺上電自舉的手段和方法,通過成功的系統(tǒng)平臺自舉證明了系統(tǒng)設(shè)計(jì)的正確性。3、基于對C6678底層驅(qū)動代碼、片內(nèi)片外存儲特性以及DSP核運(yùn)行結(jié)構(gòu)學(xué)習(xí)和研究的基礎(chǔ)上,提出了兩種優(yōu)化平臺處理能力的方法——DSP代碼的優(yōu)化和片內(nèi)片外數(shù)據(jù)搬移速度優(yōu)化。在介紹優(yōu)化原理的基礎(chǔ)上,提供具體優(yōu)化實(shí)例,證明了優(yōu)化方法的有效性。
【關(guān)鍵詞】：多核DSP 系統(tǒng)平臺設(shè)計(jì) DSP代碼優(yōu)化 EDMA
【學(xué)位授予單位】：中國科學(xué)院研究生院（光電技術(shù)研究所）
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TP332;TP391.41
【目錄】：

• 致謝4-5
• 摘要5-6
• ABSTRACT6-11
• 1 諸論11-17
• 1.1 課題研究背景和意義11-12
• 1.2 國內(nèi)外多核DSP研究現(xiàn)狀12-15
• 1.3 論文主要工作及結(jié)構(gòu)安排15-17
• 2 TI新型多核DSP17-25
• 2.1 引言17
• 2.2 TMS320C6678概述17
• 2.3 電源管理17-20
• 2.3.1 TMS320C6678供電要求17-18
• 2.3.2 Smart Reflex技術(shù)18-19
• 2.3.3 PSC模塊19-20
• 2.4 時(shí)鐘管理20-21
• 2.5 復(fù)位模塊21-22
• 2.6 中斷22-24
• 2.6.1 Core Pac Interrupt22-23
• 2.6.2 CIC Interrupt23-24
• 2.7 本章小結(jié)24-25
• 3 系統(tǒng)板硬件電路設(shè)計(jì)25-53
• 3.1 引言25-26
• 3.2 系統(tǒng)整體結(jié)構(gòu)分析26-27
• 3.3 電源模塊設(shè)計(jì)27-36
• 3.3.1 電源模塊功耗分析27-30
• 3.3.2 電源上電時(shí)序分析30-32
• 3.3.3 電源模塊設(shè)計(jì)方案32-36
• 3.4 時(shí)鐘模塊設(shè)計(jì)36-37
• 3.4.1 時(shí)鐘模塊概述36-37
• 3.4.2 時(shí)鐘模塊設(shè)計(jì)方案37
• 3.5 存儲模塊設(shè)計(jì)37-39
• 3.5.1 Flash及ROM存儲器設(shè)計(jì)方案38
• 3.5.2 DDR及SRAM存儲器設(shè)計(jì)方案38-39
• 3.6 在線調(diào)試和離線加載模塊設(shè)計(jì)39-40
• 3.7 控制模塊設(shè)計(jì)40
• 3.8 片間通信模塊設(shè)計(jì)40-42
• 3.8.1 C6678同Virtex-5 的通信40-42
• 3.8.2 Virtex-5 同CPLD的通信42
• 3.9 信號完整性分析42-48
• 3.9.1 信號完整性問題概述42
• 3.9.2 信號完整性分析42-44
• 3.9.3 Hyper Lynx仿真44-48
• 3.10 離線代碼加載48-52
• 3.10.1 C6678離線加載概述48-49
• 3.10.2 基于I2C的代碼加載49-51
• 3.10.3 基于NOR Flash的代碼加載51-52
• 3.11 本章小結(jié)52-53
• 4 系統(tǒng)平臺處理能力優(yōu)化53-68
• 4.1 引言53
• 4.2 C6678代碼優(yōu)化53-63
• 4.2.1 代碼優(yōu)化概述53-54
• 4.2.2 CPU數(shù)據(jù)處理能力優(yōu)化54-57
• 4.2.3 CPU數(shù)據(jù)交換能力優(yōu)化57-61
• 4.2.4 代碼優(yōu)化實(shí)例61-63
• 4.3 EDMA技術(shù)實(shí)現(xiàn)片間數(shù)據(jù)交換63-67
• 4.3.1 EDMA概述63-64
• 4.3.2 EDMA功能及原理64-65
• 4.3.3 EDMA數(shù)據(jù)測試和分析65-67
• 4.4 本章小結(jié)67-68
• 5 結(jié)束語68-70
• 5.1 工作總結(jié)68-69
• 5.2 工作展望69-70
• 參考文獻(xiàn)70-73
• 作者簡介及在學(xué)期間發(fā)表的學(xué)術(shù)論文與研究成果73

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前10條

1 楊尚勝;姚振東;;′C6000的片外Flash編程加載方法研究[J];成都信息工程學(xué)院學(xué)報(bào);2007年01期

2 徐力;史少波;王沁;;面向SDR應(yīng)用的多核DSP低功耗設(shè)計(jì)[J];電子科技大學(xué)學(xué)報(bào);2012年01期

3 紀(jì)鐵軍,任麗軍,趙愛明;TMS320C6000系列DSP的C代碼優(yōu)化方法[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2003年07期

4 左顥睿;;C6000系列DSP Flash二次加載技術(shù)研究[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2011年07期

5 黃克武;吳海洲;;基于TMS320C6455的高速SRIO接口設(shè)計(jì)[J];電子測量技術(shù);2008年09期

6 張謙;李世杰;李紅波;高淑慧;;TMS320C6000系列DSP可選擇引導(dǎo)加載方式的設(shè)計(jì)與實(shí)現(xiàn)[J];電子測量技術(shù);2009年07期

7 張峰;任國強(qiáng);吳欽章;;基于SRIO的高速圖像串行傳輸系統(tǒng)設(shè)計(jì)[J];光電工程;2010年10期

8 方冬;章國寶;;基于EMIF接口的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)[J];電子設(shè)計(jì)工程;2011年02期

9 張西峰;杜普選;孔勇;;TMS320C672x系列浮點(diǎn)DSP的EMIF研究與應(yīng)用[J];電子設(shè)計(jì)工程;2010年12期

10 吳灝;肖吉陽;范紅旗;付強(qiáng);;TMS320C6678多核DSP的核間通信方法[J];電子技術(shù)應(yīng)用;2012年09期

中國博士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 孫科林;基于多核DSP的實(shí)時(shí)圖像處理平臺研究[D];電子科技大學(xué);2012年

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前10條

1 張明志;基于DSP和FPGA的并行處理系統(tǒng)硬件設(shè)計(jì)[D];北京工業(yè)大學(xué);2011年

2 楊國芳;多核處理器核間通信技術(shù)研究[D];哈爾濱工程大學(xué);2011年

3 謝子光;多核處理器核間通信技術(shù)研究[D];電子科技大學(xué);2009年

4 韓國盛;基于TMS320DM642的視頻圖像處理平臺設(shè)計(jì)與實(shí)現(xiàn)[D];南京理工大學(xué);2013年

5 張穎川;多核數(shù)字信號處理平臺的設(shè)計(jì)與實(shí)現(xiàn)[D];西安電子科技大學(xué);2013年

6 俞健;多核DSP圖像處理系統(tǒng)的硬件設(shè)計(jì)[D];中國科學(xué)院研究生院（光電技術(shù)研究所）;2013年

7 蘇保禹;基于TI-C6678的多核DSP圖像處理系統(tǒng)研究[D];中國科學(xué)院研究生院（光電技術(shù)研究所）;2014年

8 廖偉;基于多核DSP的實(shí)時(shí)圖像增強(qiáng)顯示硬件系統(tǒng)實(shí)現(xiàn)[D];中國科學(xué)院研究生院（光電技術(shù)研究所）;2014年

9 牛龍;基于多核處理器的雷達(dá)信號實(shí)時(shí)處理系統(tǒng)研究[D];西安電子科技大學(xué);2014年

10 姚鑫東;基于多核DSP的實(shí)時(shí)雷達(dá)信號處理平臺設(shè)計(jì)[D];西安電子科技大學(xué);2014年

，

本文編號：1125403