本文關(guān)鍵詞：基于AMBA總線(xiàn)的USB 3.0設(shè)備控制器設(shè)計(jì)

  更多相關(guān)文章： USB3.0協(xié)議 IP核 可配置 低功耗 門(mén)控時(shí)鐘 門(mén)控電源

【摘要】：USB總線(xiàn)因其使用方便,速度快等特點(diǎn),在外設(shè)接口中得到了廣泛的應(yīng)用。USB3.0的傳輸速度遠(yuǎn)快于USB2.0,而當(dāng)今采用USB3.0接口的外設(shè)種類(lèi)并不多。 隨著SoC芯片規(guī)模不斷地?cái)U(kuò)大,芯片的功耗問(wèn)題也日益嚴(yán)重。如何降低功耗已經(jīng)成為IC設(shè)計(jì)者的關(guān)注點(diǎn)。 本文針對(duì)USB3.0設(shè)備單芯片設(shè)計(jì),提出了一種靈活、可配置的低功耗USB3.0設(shè)備控制器架構(gòu)和面向SoC集成的IP核設(shè)計(jì)方法。該控制器支持系統(tǒng)總線(xiàn)可配、物理層接口可配、端點(diǎn)屬性可配、緩沖可配以及低功耗策略可配,提高了IP的可重用性。采用門(mén)控時(shí)鐘和門(mén)控電源進(jìn)行低功耗設(shè)計(jì),通過(guò)對(duì)非工作狀態(tài)邏輯進(jìn)行時(shí)鐘屏蔽以減少其動(dòng)態(tài)功耗；通過(guò)關(guān)斷USB控制器電源最大可能地降低掛起模式下的靜態(tài)功耗�？刂破饔布䦟�(shí)現(xiàn)表明其多種架構(gòu)配置在面積成本上的差異性。實(shí)驗(yàn)結(jié)果表明,使用門(mén)控時(shí)鐘技術(shù),控制器在U0狀態(tài)的動(dòng)態(tài)功耗減少了50%,在U1/U2/U3狀態(tài)的動(dòng)態(tài)功耗都得到了有效的降低；使用門(mén)控電源后,控制器在掛起模式下總功耗減少了95.5%。
【關(guān)鍵詞】：USB3.0協(xié)議 IP核 可配置 低功耗 門(mén)控時(shí)鐘 門(mén)控電源
【學(xué)位授予單位】：浙江大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類(lèi)號(hào)】：TP332
【目錄】：

• 致謝4-5
• 摘要5-6
• Abstract6-7
• 目錄7-9
• 1 緒論9-12
• 1.1 USB概述9
• 1.2 IP復(fù)用技術(shù)9-10
• 1.3 課題意義10-11
• 1.4 本文章節(jié)安排11-12
• 2 USB 3.0 協(xié)議分析12-25
• 2.1 信息包12-15
• 2.1.1 事務(wù)包13-14
• 2.1.2 數(shù)據(jù)包14-15
• 2.2 鏈路命令15-17
• 2.3 傳輸類(lèi)型17-24
• 2.3.1 控制傳輸18-19
• 2.3.2 批量傳輸19-21
• 2.3.3 中斷傳輸21-23
• 2.3.4 同步傳輸23-24
• 2.4 本章小結(jié)24-25
• 3 IP設(shè)計(jì)25-30
• 3.1 IP設(shè)計(jì)流程25-26
• 3.2 AMBA接口26-29
• 3.3 本章小結(jié)29-30
• 4 設(shè)備控制器IP設(shè)計(jì)30-50
• 4.1 整體架構(gòu)32-34
• 4.2 物理層接口34
• 4.3 鏈路層34-45
• 4.3.1 控制單元35-37
• 4.3.2 發(fā)送單元37-41
• 4.3.3 接收單元41-42
• 4.3.4 CRC產(chǎn)生及校驗(yàn)42-45
• 4.4 協(xié)議層45-47
• 4.4.1 IN傳輸引擎45-46
• 4.4.2 OUT傳輸引擎46-47
• 4.5 應(yīng)用層47-49
• 4.6 本章小結(jié)49-50
• 5 低功耗設(shè)計(jì)50-57
• 5.1 功耗概述50-53
• 5.2 低功耗設(shè)計(jì)53-56
• 5.2.1 門(mén)控時(shí)鐘53-54
• 5.2.2 門(mén)控電源54-56
• 5.3 本章小結(jié)56-57
• 6 面向SoC的IP封裝57-61
• 6.1 集成工具57-58
• 6.2 IP封裝設(shè)計(jì)58-60
• 6.3 本章小結(jié)60-61
• 7 測(cè)試平臺(tái)及實(shí)驗(yàn)61-69
• 7.1 仿真平臺(tái)61
• 7.2 功能仿真61-64
• 7.2.1 傳輸仿真61-63
• 7.2.2 鏈路電源管理仿真63-64
• 7.3 面積與功耗評(píng)估64-66
• 7.3.1 面積評(píng)估64-65
• 7.3.2 功耗分析65-66
• 7.4 FPGA驗(yàn)證66-68
• 7.5 本章小結(jié)68-69
• 8 總結(jié)與展望69-70
• 參考文獻(xiàn)70-72
• 作者簡(jiǎn)歷72-73
• 作者攻讀碩士學(xué)位期間發(fā)表的論文73

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 劉妍秀;;USB3.0體系結(jié)構(gòu)及發(fā)展前景[J];長(zhǎng)春大學(xué)學(xué)報(bào);2010年10期

2 吳從中;王杰;James Y.Wang;吳雨多;;USB 3.0控制端點(diǎn)的功能驗(yàn)證方法[J];電子測(cè)量與儀器學(xué)報(bào);2012年06期

3 吳從中;彭樂(lè);王亞君;尹夕振;;USB3.0設(shè)備控制器IP核OUT端點(diǎn)測(cè)試平臺(tái)的研究與實(shí)現(xiàn)[J];電子測(cè)量與儀器學(xué)報(bào);2012年07期

4 張建民,李思昆,黎鐵軍;可配置總線(xiàn)接口USB控制器IP核的設(shè)計(jì)與實(shí)現(xiàn)[J];微電子學(xué);2004年06期

5 王祚棟,魏少軍;SOC時(shí)代低功耗設(shè)計(jì)的研究與進(jìn)展[J];微電子學(xué);2005年02期

6 索曉杰;翟正軍;姜紅梅;;USB3.0協(xié)議分析與框架設(shè)計(jì)[J];計(jì)算機(jī)測(cè)量與控制;2012年08期

7 廖堅(jiān),于海勛;USB中的CRC校驗(yàn)原理及其Verilog HDL語(yǔ)言實(shí)現(xiàn)[J];計(jì)算機(jī)工程與設(shè)計(jì);2005年11期

8 吳小霞,葛元慶;USB設(shè)備接口IP核的設(shè)計(jì)[J];微電子學(xué)與計(jì)算機(jī);2005年03期

9 蔣安平;;循環(huán)冗余校驗(yàn)碼(CRC)的硬件并行實(shí)現(xiàn)[J];微電子學(xué)與計(jì)算機(jī);2007年02期

10 高振江;;USB3.0通用串行接口技術(shù)[J];電子元器件應(yīng)用;2009年07期

，

本文編號(hào)：1111704