本文關(guān)鍵詞：FT-MX DSP指令派發(fā)設(shè)計與指控通路的功能驗證

  更多相關(guān)文章： 數(shù)字信號處理器 指令集設(shè)計 指令派發(fā) 集成電路功能驗證 模擬驗證 等價性檢查

【摘要】：隨著信息技術(shù)的深入發(fā)展,研發(fā)自主可控的高性能微處理器具有非常重要的意義。FT-MX處理器是國防科技大學(xué)微電子所自主研發(fā)的一款高性能低功耗的32位多核DSP芯片,芯片采用VLIW結(jié)構(gòu)設(shè)計,支持16/32位變長指令集,每周期最大可以支持11條標(biāo)/向量指令混合并行發(fā)射。由于FT-MX每周期指令流出數(shù)較大,并且支持可變長指令集的設(shè)計,使得設(shè)計實現(xiàn)高效的指令派發(fā)部件的難度增大。隨著集成電路規(guī)模的越來越大,設(shè)計復(fù)雜度越來越高,集成電路的驗證難度因此也越來越大,為了解決集成電路設(shè)計復(fù)雜度與驗證能力之間的不匹配,集成電路驗證技術(shù)已經(jīng)成為研究的重點,得到了越來越多的重視。本文以高性能FT-MX處理器開發(fā)研制為背景,主要的工作內(nèi)容包括以下幾點:1)針對TI公司的DSP的示例數(shù)字信號領(lǐng)域的程序進行模擬,結(jié)合模擬結(jié)果以及分析結(jié)果,對FT-MX處理器的指令集進行了設(shè)計與優(yōu)化,并對FT-MX處理器指令集進行了性能評估;2)結(jié)合FT-MX處理器的VLIW結(jié)構(gòu)與處理器的指令集設(shè)計,實現(xiàn)了高效的并行指令派發(fā)部件設(shè)計,并對指令派發(fā)部件進行性能評估;3)對FT-MX處理器指控通路進行功能點總結(jié),搭建基于模擬的系統(tǒng)級驗證平臺,對指控通路進行了模擬驗證,并分析了模擬驗證結(jié)果。對FT-MX處理器指控通路進行形式驗證,采用等價性檢查驗證技術(shù),將等價性檢查與斷言驗證相結(jié)合,約束驗證空間,建立黃金模型,搭建等價性檢查的驗證平臺,對指控通路進行等價性檢查。對兩種驗證進行分析與對比,為集成電路功能驗證提供理論與實踐的經(jīng)驗。
【關(guān)鍵詞】：數(shù)字信號處理器 指令集設(shè)計 指令派發(fā) 集成電路功能驗證 模擬驗證 等價性檢查
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2014
【分類號】：TP332
【目錄】：

• 摘要8-9
• ABSTRACT9-10
• 第一章 緒論10-17
• 1.1 課題背景與意義10-11
• 1.2 數(shù)字信號處理器概述11-12
• 1.2.1 DSP芯片的發(fā)展歷程12
• 1.2.2 DSP芯片結(jié)構(gòu)特點以及發(fā)展趨勢12
• 1.3 集成電路驗證技術(shù)概述12-15
• 1.3.1 模擬驗證技術(shù)13
• 1.3.2 斷言驗證技術(shù)13-14
• 1.3.3 硬件仿真驗證技術(shù)14
• 1.3.4 形式化驗證技術(shù)14-15
• 1.3.5 硅后驗證技術(shù)15
• 1.4 課題主要研究的內(nèi)容15-16
• 1.5 論文結(jié)構(gòu)16-17
• 第二章 FT-MX總體結(jié)構(gòu)與指令集設(shè)計17-27
• 2.1 FT-MX內(nèi)核總體結(jié)構(gòu)17-18
• 2.2 FT-MX指令集設(shè)計18-26
• 2.2.1 指令集設(shè)計方法18-20
• 2.2.2 FT-MX指令集設(shè)計20-25
• 2.2.3 FT-MX指令集設(shè)計評估25-26
• 2.3 本章小結(jié)26-27
• 第三章 FT-MX指令派發(fā)部件設(shè)計與優(yōu)化27-44
• 3.1 FT-MX指令派發(fā)技術(shù)27-29
• 3.1.1 取指包與執(zhí)行包概念簡介27
• 3.1.2 跨邊界取指包派發(fā)技術(shù)27-28
• 3.1.3 分支延遲槽技術(shù)28-29
• 3.1.4 指令預(yù)取29
• 3.2 指令派發(fā)部件總體設(shè)計29-35
• 3.2.0 FT-MX的指令控制流水線29-32
• 3.2.1 指令派發(fā)部件功能概述32
• 3.2.2 指令派發(fā)的總體設(shè)計結(jié)構(gòu)32-33
• 3.2.3 與派發(fā)相關(guān)的指令域分析33-35
• 3.3 指令派發(fā)部件的關(guān)鍵邏輯結(jié)構(gòu)35-41
• 3.3.1 指令派發(fā)窗的形成35-38
• 3.3.2 指令派發(fā)的判定38-41
• 3.4 指令派發(fā)部件的性能分析評估41-43
• 3.4.1 指令派發(fā)部件硬件代價評估41-42
• 3.4.2 指令派發(fā)部件跨邊界派發(fā)技術(shù)性能評估42
• 3.4.3 變長指令集設(shè)計對于指令派發(fā)部件的硬件代價42-43
• 3.5 本章小結(jié)43-44
• 第四章 FT-MX指控通路的驗證研究44-61
• 4.1 集成電路功能驗證方法研究44-45
• 4.2 FT-MX指控通路的模擬驗證45-54
• 4.2.1 FT-MX指控通路功能點總結(jié)45-50
• 4.2.2 FT-MX指控通路模擬測試平臺搭建50-51
• 4.2.3 FT-MX指控通路模擬驗證結(jié)果分析51-53
• 4.2.4 FT-MX指控通路模擬驗證分析53-54
• 4.3 FT-MX指控通路的等價性檢查驗證54-59
• 4.3.1 驗證空間約束54-57
• 4.3.2 黃金模型的建立57
• 4.3.3 驗證平臺搭建57-59
• 4.3.4 等價性檢查驗證結(jié)果分析59
• 4.4 FT-MX指控通路驗證總體評估59-60
• 4.5 本章小結(jié)60-61
• 第五章 結(jié)束語61-63
• 5.1 本文總結(jié)61
• 5.2 工作展望61-63
• 致謝63-65
• 參考文獻65-68
• 作者在讀期間取得的學(xué)術(shù)成果68

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前2條

1 陳書明;李振濤;萬江華;胡定磊;郭陽;汪東;扈嘯;孫書為;;“銀河飛騰”高性能數(shù)字信號處理器研究進展[J];計算機研究與發(fā)展;2006年06期

2 賈建革;段新安;李詠雪;;VLSI超大規(guī)模集成電路測試和驗證的發(fā)展趨勢[J];中國測試技術(shù);2005年06期

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 楊_";基于斷言的功能驗證方法研究[D];東南大學(xué);2006年

，

本文編號：1109835