本文關(guān)鍵詞：基于AXI4的衛(wèi)星接收機(jī)DDR3多端口存儲(chǔ)的設(shè)計(jì)

  更多相關(guān)文章： 存儲(chǔ)控制器 多端口 AXI DDR SDRAM FPGA 衛(wèi)星圖像接收處理

【摘要】：針對(duì)衛(wèi)星圖像實(shí)時(shí)接收與處理系統(tǒng)提出的實(shí)際應(yīng)用需求,采用Xilinx Virtex 6系列FPGA為平臺(tái)設(shè)計(jì)了一種基于AXI4總線結(jié)構(gòu)的多端口DDR3 SDRAM存儲(chǔ)控制器。允許多模塊實(shí)時(shí)對(duì)單一DDR3存儲(chǔ)器進(jìn)行訪問(wèn),滿足現(xiàn)有系統(tǒng)中不同模塊需同時(shí)緩存各階段衛(wèi)星圖像的需求。實(shí)際功能驗(yàn)證和Chip Scope采樣讀寫(xiě)信號(hào)證明了系統(tǒng)的可行性與可靠性,計(jì)算得出最大傳輸帶寬達(dá)6.0 Gbit/s、最高帶寬利用率在70%~93%之間。應(yīng)用AXI4總線結(jié)構(gòu),本多端口存儲(chǔ)控制器在高速數(shù)據(jù)讀寫(xiě)系統(tǒng)中具有很高的拓展應(yīng)用價(jià)值。
【作者單位】： 華中科技大學(xué)光學(xué)與電子信息學(xué)院;第二炮兵指揮學(xué)院精確制導(dǎo)技術(shù)實(shí)驗(yàn)室;
【關(guān)鍵詞】： 存儲(chǔ)控制器 多端口 AXI DDR SDRAM FPGA 衛(wèi)星圖像接收處理
【基金】：第二炮兵預(yù)先研究基金項(xiàng)目(EP121007)
【分類(lèi)號(hào)】：TP752;TP333
【正文快照】： 基于FPGA的衛(wèi)星圖像實(shí)時(shí)接收與處理系統(tǒng)中,需要采用多級(jí)流水線處理模塊對(duì)衛(wèi)星圖像連續(xù)處理,流水線的每一級(jí)實(shí)現(xiàn)其中一項(xiàng)功能(例如:解擾、幀接收、包處理、解密、解壓、輻射校正等[1]),并且多級(jí)流水線大都需要使用內(nèi)存來(lái)緩存一次衛(wèi)星圖像。遙感衛(wèi)星CCD圖像巨大,片上存儲(chǔ)難以滿，

本文編號(hào)：1085785