本文關(guān)鍵詞：基于65nm工藝嵌入式存儲器MBIST電路的研究

  更多相關(guān)文章： 片上系統(tǒng) 可測性設(shè)計 內(nèi)建自測試 測試算法

【摘要】：當今大規(guī)模集成電路的發(fā)展主要體現(xiàn)在電路設(shè)計規(guī)模的增大和芯片制造工藝的進步兩個方面。電路設(shè)計規(guī)模的增大很快使設(shè)計周期變得越來越長,與市場需求相悖,于是人們逐漸開始對電路系統(tǒng)中的某些具有特定功能的模塊進行IP(Intellectual Property)設(shè)計,然后在每次復雜的電路設(shè)計中,都可以直接利用這些事先設(shè)計好的IP,這種設(shè)計方法被稱為IP復用設(shè)計,IP復用設(shè)計大幅度地降低了電路設(shè)計的復雜度,縮短了芯片的設(shè)計周期,因此基于IP復用的SOC(System on Chip)設(shè)計成為了當今IC設(shè)計中的主流設(shè)計方法。 隨著集成電路進入超大規(guī)模后,芯片的測試成本變成不能忽視的一部分,有的芯片的測試成本甚至超過了其研制成本,為此,設(shè)計者開始在芯片的設(shè)計初期就將測試考慮到設(shè)計當中,這樣大幅度的降低了芯片測試復雜度,這種技術(shù)被稱為可測性設(shè)計技術(shù)。存儲器作為存儲數(shù)據(jù)的模塊是電路中必不可少的組成部分,基于IP復用的SoC芯片則更是集成了許多的存儲器,此外存儲器一般都是由存儲單元組成的陣列結(jié)構(gòu),高密度和存儲功能使得存儲器的測試不同于正常的邏輯電路,因此在對SoC芯片進行測試時,需要單獨對嵌入在SOC芯片中的存儲器進行測試。 存儲器的可測性設(shè)計中,內(nèi)建自測試(BIST)是普遍采用的設(shè)計方案。它以合理的面積開銷來為存儲器提供測試的激勵信號,然后對存儲單元進行讀或者寫操作,最終將存儲器內(nèi)的數(shù)據(jù)與期望值作比較來檢測存儲器故障。不同工藝下設(shè)計的存儲器和測試需求,其測試電路也不一樣,本文對當今65nm工藝下存儲器的測試電路進行了研究,主要包括存儲器測試算法和存儲器穩(wěn)定性測試兩個方面。對于存儲器測試算法的研究,首先對存儲器故障行為進行建模,并為每一種故障行為提出測試方法,其次介紹幾種經(jīng)典的March算法,最后在經(jīng)典March算法的基礎(chǔ)上提出新March算法,并作出算法之間的對比。此外本文自定義了一種MBIST測試電路,介紹該電路的工作原理,并給出了相應(yīng)的測試方案,最后分析了EDA實現(xiàn)MBIST和自定義MBIST的優(yōu)缺點。
【關(guān)鍵詞】：片上系統(tǒng) 可測性設(shè)計 內(nèi)建自測試 測試算法
【學位授予單位】：安徽大學
【學位級別】：碩士
【學位授予年份】：2014
【分類號】：TP333
【目錄】：

• 摘要3-4
• Abstract4-6
• 目錄6-8
• 第1章 緒論8-14
• 1.1 集成電路的可測性設(shè)計簡介8
• 1.2 存儲器測試的背景和意義8-10
• 1.3 嵌入式存儲器測試10-13
• 1.3.1 測試方法的分類10-12
• 1.3.2 測試方法的比較12-13
• 1.4 論文的研究內(nèi)容13-14
• 第2章 存儲器的故障模型及常見算法14-22
• 2.1 存儲器的基本分類14
• 2.2 存儲器的故障類型14-18
• 2.2.1 存儲單元陣列故障15-18
• 2.2.2 周邊電路邏輯故障18
• 2.3 常見的存儲器測試算法18-21
• 2.4 本章小結(jié)21-22
• 第3章 測試電路March算法的研究22-43
• 3.1 存儲器的故障建模22-24
• 3.1.1 單一單元故障(SCFs)22-23
• 3.1.2 雙單元故障(DCFs)23-24
• 3.2 經(jīng)典的March算法24-26
• 3.3 故障原語分析研究26-29
• 3.3.1 單一單元故障的分析26-27
• 3.3.2 雙單元故障分析27-29
• 3.4 新March算法的提出29-31
• 3.5 算法March YF的電路實現(xiàn)31-36
• 3.5.1 MBISTArchitect使用流程31-32
• 3.5.2 存儲器模型建模32-34
• 3.5.3 March YF算法的定義34-36
• 3.6 March YF仿真驗證36-43
• 3.6.1 算法仿真36-37
• 3.6.2 波形描述37-43
• 第4章 自定義測試電路43-52
• 4.1 測試電路的模塊結(jié)構(gòu)43-44
• 4.2 測試電路的工作原理44-45
• 4.3 自定義測試電路的測試方案45-48
• 4.3.1 保持V_(min)的測量47
• 4.3.2 讀操作V_(min)的測量47
• 4.3.3 寫操作V_(min)的測量47-48
• 4.4 自定義測試優(yōu)點48
• 4.5 測試電路的仿真驗證48-52
• 4.5.1 電路仿真48-49
• 4.5.2 波形描述49-52
• 第5章 總結(jié)與展望52-53
• 參考文獻53-55
• 附圖表55-57
• 致謝57

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前2條

1 陳亞坤;;基于FPGA測試電路的SRAM自測試研究[J];單片機與嵌入式系統(tǒng)應(yīng)用;2012年01期

2 石磊;王小力;;一種基于存儲器故障原語的March測試算法研究[J];微電子學;2009年02期

，

本文編號：1083892