本文關(guān)鍵詞：USB3.0數(shù)據(jù)鏈路層并行遞推CRC設(shè)計

  更多相關(guān)文章： USB3.0 數(shù)據(jù)鏈路層 并行遞推CRC-32校驗 FPGA驗證

【摘要】：USB3.0為PC與各種設(shè)備的連接提供了一個標(biāo)準(zhǔn)接口。具有后向兼容、高速、穩(wěn)定,即插即用等特點,得到了市場的廣泛認(rèn)可與普及。廣泛應(yīng)用于電子通信、光纖傳輸、圖像采集等領(lǐng)域。近年來,隨著高速數(shù)據(jù)傳輸需求日益增加。USB3.0中傳統(tǒng)的串行CRC校驗很難滿足高速傳輸需求。為此,本文圍繞USB3.0數(shù)據(jù)鏈路層數(shù)據(jù)包CRC校驗展開工作。論文分為理論分析和設(shè)計實現(xiàn)兩個部分。理論部分,首先從USB3.0協(xié)議出發(fā),簡單介紹了協(xié)議概述、數(shù)據(jù)包、數(shù)據(jù)傳輸類型等。重點對USB3.0的鏈路層的功能、總線結(jié)構(gòu)、鏈路層的數(shù)據(jù)包結(jié)構(gòu)、鏈路命令字、鏈路訓(xùn)練和狀態(tài)機等進行了分析。設(shè)計和實現(xiàn)部分,先對CRC校驗分析,USB3.0數(shù)據(jù)鏈路層中傳統(tǒng)CRC校驗為串行設(shè)計,為了提高傳輸速度需提高時鐘頻率,但是由于現(xiàn)有工藝條件限制了時鐘頻率的進一步提高,進而限制了USB3.0數(shù)據(jù)傳輸速度的提升。后分別對鏈路層數(shù)據(jù)頭包中的CRC-16和鏈路層數(shù)據(jù)負(fù)載包中的CRC-32設(shè)計。對數(shù)據(jù)負(fù)載包中的CRC-32進行串行設(shè)計、并行查表設(shè)計。由于并行查表CRC-32需占用一定的表空間,工作時需反復(fù)查表降低了運算速度。在串行CRC-32算法和并行查表CRC-32算法的基礎(chǔ)上導(dǎo)出了新的并行遞推CRC-32算法,該算法與現(xiàn)有并行查表CRC算法相比節(jié)省了存儲余數(shù)表的空間,節(jié)省了查表時間,提高了運算速度。最后用Verilog實現(xiàn)了該算法。
【關(guān)鍵詞】：USB3.0 數(shù)據(jù)鏈路層 并行遞推CRC-32校驗 FPGA驗證
【學(xué)位授予單位】：安徽大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號】：TP334.7
【目錄】：

• 摘要3-4
• Abstract4-7
• 第一章 緒論7-9
• 1.1 論文課題研究的背景7-8
• 1.2 論文研究內(nèi)容及組織結(jié)構(gòu)8-9
• 第二章 USB3.0系統(tǒng)結(jié)構(gòu)和數(shù)據(jù)傳輸概述9-16
• 2.1 USB3.0的系統(tǒng)概述以及同USB2.0的比較9-11
• 2.2 USB3.0的協(xié)議分析11-16
• 2.2.1 USB3.0協(xié)議概述11-12
• 2.2.2 USB3.0包結(jié)構(gòu)介紹12-13
• 2.2.3 USB3.0數(shù)據(jù)傳輸類型13-16
• 第三章 USB3.0數(shù)據(jù)鏈路層分析16-31
• 3.1 USB3.0總線分析16-17
• 3.2 USB3.0鏈路層的包結(jié)構(gòu)以及功能17-24
• 3.2.1 USB3.0鏈路層的數(shù)據(jù)包結(jié)構(gòu)18-19
• 3.2.2 鏈路命令包19-20
• 3.2.3 USB3.0鏈路控制20-23
• 3.2.4 USB3.0鏈路層的功能23-24
• 3.3 鏈路訓(xùn)練和狀況狀態(tài)機24-31
• 3.3.1 非超速狀態(tài)26
• 3.3.2 超速失敗狀態(tài)26-27
• 3.3.3 上電狀態(tài)27-28
• 3.3.4 輪詢狀態(tài)28-29
• 3.3.5 熱復(fù)位狀態(tài)29-31
• 第四章 USB3.0數(shù)據(jù)鏈路層CRC設(shè)計31-39
• 4.1 USB3.0中CRC校驗原理31-32
• 4.2 USB3.0數(shù)據(jù)鏈路層包頭中CRC-16校驗設(shè)計32-35
• 4.2.1 CRC-16電路實現(xiàn)32-33
• 4.2.2 算法實現(xiàn)過程33-35
• 4.3 USB3.0數(shù)據(jù)鏈路層數(shù)據(jù)包中CRC-32校驗設(shè)計35-39
• 4.3.1 CRC-32電路實現(xiàn)35-37
• 4.3.2 并行遞推CRC-32算法實現(xiàn)37-39
• 第五章 USB3.0數(shù)據(jù)鏈路層CRC校驗的實現(xiàn)39-44
• 5.1 數(shù)據(jù)包頭中CRC-16的實現(xiàn)39-41
• 5.1.1 數(shù)據(jù)包頭中串行CRC-16的verilog實現(xiàn)39-40
• 5.1.2 數(shù)據(jù)包頭中并行CRC-16的verilog實現(xiàn)40-41
• 5.2 數(shù)據(jù)域中的CRC-32的實現(xiàn)和比較41-44
• 5.2.1 串行CRC-32的verilog實現(xiàn)41
• 5.2.2 并行遞推CRC-32的verilog實現(xiàn)41-42
• 5.2.3 并行查表CRC-32和并行遞推CRC-32仿真結(jié)果的比較42-44
• 第六章 總結(jié)與展望44-46
• 參考文獻46-49
• 圖表目錄49-50
• 致謝50

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 許尚武;DECnet_DOS Ethernet數(shù)據(jù)鏈路層的分析與研究[J];計算機工程與科學(xué);1989年04期

2 施榮華;令牌環(huán)數(shù)據(jù)鏈路層的設(shè)計與實現(xiàn)[J];電信科學(xué);1995年03期

3 林洪波;;關(guān)注網(wǎng)絡(luò)中的數(shù)據(jù)鏈路層攻擊[J];計算機時代;2006年04期

4 陳璽;周小清;趙晗;張沛;;基于數(shù)據(jù)鏈路層的選擇重傳協(xié)議[J];吉首大學(xué)學(xué)報(自然科學(xué)版);2013年02期

5 張帥帥;鄭龍;王玉文;孟凡計;;基于Opnet的Link11數(shù)據(jù)鏈仿真設(shè)計[J];通信技術(shù);2011年02期

6 金順福;數(shù)據(jù)鏈路層的流量和差錯控制機制的分析[J];計算機工程與設(shè)計;2002年05期

7 楊小琳;周小清;趙晗;王朋朋;;基于量子隱形傳態(tài)的數(shù)據(jù)鏈路層停等協(xié)議[J];吉首大學(xué)學(xué)報(自然科學(xué)版);2010年06期

8 歐陽智平;胡志剛;;一種在數(shù)據(jù)鏈路層上實施的追蹤方法[J];計算機工程與應(yīng)用;2008年20期

9 姜海波;;基于數(shù)據(jù)鏈路層的攻擊與防御[J];計算機光盤軟件與應(yīng)用;2013年23期

10 楊濤,呂強,錢培德,楊季文;一個PDA數(shù)據(jù)鏈路層模塊的設(shè)計與實現(xiàn)[J];計算機工程與應(yīng)用;2003年27期

中國重要會議論文全文數(shù)據(jù)庫 前3條

1 林t燂，

本文編號：1063254